设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 如果用到一个时钟的上升沿和下降沿 怎么写sdc ...
返回列表 发新帖
查看: 2290|回复: 3

[求助] 如果用到一个时钟的上升沿和下降沿 怎么写sdc

[复制链接]
dyytx
发表于 2016-9-5 14:45:38 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
如果在设计中用到一个时钟的上升沿和下降沿，在综合的时候写sdc该怎么写？

是create_clock两个吗？
回复

举报

杰克淡定
发表于 2016-9-5 17:19:26 | 显示全部楼层
先create_clock clka
再create_generated_clock -name clka_n -source $location_clka -divide_by 1 -invert

设置clka与clka_n为同一个group内，它们之间是同步的
回复 支持 反对

举报

Timme
发表于 2016-9-5 21:30:28 | 显示全部楼层
跟只用了一个沿一样的约束，不需要特殊处理（I/O除外，沿可配置的除外）。
回复 支持 反对

举报

离场悲剧
发表于 2016-9-6 06:30:32 | 显示全部楼层
就clock本身应该不用特别约束，和单沿一样，create一个就好了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 08:05 , Processed in 0.025659 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表