在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (163)|订阅

后端讨论区 今日: 0|主题: 22375|排名: 24 

[求助] 求寻 华虹 .35 工艺的TLUP或者itf文件 maxiaopin 2018-11-15 01435 maxiaopin 2018-11-15 16:15
[求助] ICC 做ECO 我已经在metal freeze 了 可以lvl 那些设定的metal还是动到了 求助 天天快乐49 2014-3-1 84669 moonge 2018-11-15 15:22
[求助] 求助 天之一方 2018-11-14 12481 蔡斗 2018-11-15 15:19
[求助] multi-corner multi-mode qxy1991 2013-11-3 46109 helanshan_icer 2018-11-15 13:23
[求助] 请问pteco里,fix_eco_power想用downsize的时候怎么用 tonyl 2018-11-14 23510 helanshan_icer 2018-11-15 13:18
[求助] 请问ICC是如何优化不同的path group的? seu_huzw 2018-11-15 02201 seu_huzw 2018-11-15 10:57
[求助] encounter入门 merry_chai 2018-11-14 11750 天之一方 2018-11-14 23:09
[求助] LVS 问题 shuanghx 2012-6-16 49179 edwardk 2018-11-14 13:57
[求助] PT中报时钟占空比 sky_5294 2018-11-14 02094 sky_5294 2018-11-14 10:17
[求助] timing分析要看哪些资料 jjn0803 2018-11-13 11722 seu_huzw 2018-11-13 20:13
[求助] 请教一下关于虚拟时钟的注意事项 7OD 2018-11-12 12509 7OD 2018-11-13 12:37
[求助] Encounter Load DEF from ICC - [已解决] zero_0 2014-6-26 66242 alexhuang023 2018-11-13 08:46
[求助] virtuoso streamIn时碰到的问题 TomPaul 2012-1-6 85735 alexhuang023 2018-11-13 08:32
[求助] tie cell的max capacitance违例很大很多 jiazhang 2015-5-16 43472 piao2015 2018-11-12 21:31
[原创] PT中区分clock pin和data pin的新方法 chanshi634 2015-8-25 75196 edwardk 2018-11-12 21:04
[求助] cadencce incisive post simulation问题 highflyer2014 2018-11-12 13103 highflyer2014 2018-11-12 17:02
[求助] cadence中进行LVS时,报出警告:assura not availiable silencell 2018-11-10 42549 silencell 2018-11-11 21:01
[求助] 请教Formality 中debug failed point碰到的问题 lucyping 2011-10-28 78704 VICKY_EE 2018-11-9 11:22
[求助] test_mode和scan_enable问题的疑惑?  ...2 abao123 2012-3-30 1118974 eipmca2011 2018-11-8 20:12
[求助] 如何尽可能的将clock latency做的小? jinx 2018-11-8 12741 aiden_wang 2018-11-8 16:14
[求助] 数字后端标准单元库 .lib问题 亭ting 2018-11-7 01942 亭ting 2018-11-7 20:01
[原创] 只用top metal 做电源,这样会有什么问题? xworld2008 2018-11-2 84762 分特 2018-11-7 18:07
[求助] 已删除 seulzren 2018-11-7 02613 seulzren 2018-11-7 14:18
[资料] 高价悬赏-后端设计数据案例 - [悬赏 10 信元资产] 金海林 2018-11-6 02099 金海林 2018-11-6 19:55
[其它] 某foundry的assura lvs/rcx规则写得太渣了 cogenda 2013-9-14 55894 XIUXIU77 2018-11-6 15:46
[求助] 请教大神 想要把不同hierarchy的cell分到同一层次,后端应该怎么处理 wl7xiancun 2018-11-6 01602 wl7xiancun 2018-11-6 15:40
[求助] 谁知道我这个贴子不想要了,如何删除啊?因为我又发了个同样标题的悬赏 korli319 2018-11-6 21915 korli319 2018-11-6 11:23
[求助] 工艺转换 good-game 2018-11-5 24558 lwq_119 2018-11-6 09:23
[求助] Creating a Standard Cell Library Desingman 2017-6-7 83114 chingyy000 2018-11-4 16:47
[求助] floorplan 应该如何用脚本来排放位置 ziven 2018-11-1 43348 ziven 2018-11-2 16:54
[求助] 时钟综合问题  ...2 yic2000 2013-9-12 138201 weiiiiiii 2018-11-1 16:51
[求助] set_critical_range XIDIANCAD2 2012-12-13 56751 datouyu451 2018-11-1 14:37
[求助] 如何在ICC中找到cells的定义是在哪个库中 ziven 2018-10-30 32260 ziven 2018-11-1 10:40
[求助] power gating cell数量 张馨然 2018-11-1 02136 张馨然 2018-11-1 10:05
[求助] 关于 linux中 .bashrc 文件的一个小问题 shajingwang 2015-11-15 42347 929272371 2018-10-31 23:08
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 05:16 , Processed in 0.038738 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块