EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 16 |主题: 22377|排名: 24

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 185 186 187 188189190 191 192 ... 640 / 640 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ICC floorplan经验 ...2 3 4 5 6..16	seuxiaoj 2012-8-20	15492905	tvman2010 2021-10-15 14:01
[求助] upvar	fangwang85 2021-10-12	31826	汗点瓷 2021-10-14 21:45
[求助] 时序报告里的 library setup time 是怎样来的？ ...2	czjkk 2011-8-30	1016121	鱼先森 2021-10-14 17:17
[讨论] DCG相关问题	xingyun666666 2021-10-14	01839	xingyun666666 2021-10-14 15:35
[求助] AOI OAI 与dont use	ITITIT 2016-1-5	87384	用户年轻化 2021-10-14 15:30
[原创] 数模混合芯片的TOP用什么工具做呢？模拟部分用virtuoso，数字部分用enconter，那把模拟和...	林夕种 2021-10-14	11953	xbwpc 2021-10-14 09:39
[求助] create_generated_clock ...2 3	X6J6P6 2010-3-25	2923368	litongzhou 2021-10-13 16:01
[原创] 求助，关于verilog和schematic转换	fzu_physics 2021-10-13	11889	A1985 2021-10-13 15:50
[讨论] [生成时钟问题讨论]假如有如下结构，综合SDC如何添加生成时钟呢？	duty001 2021-10-12	92228	y23angchen 2021-10-13 14:55
[求助] 求个大佬，请教一些问题，不吝赐教！	zhucehuaqianma 2021-10-12	01502	zhucehuaqianma 2021-10-12 21:40
[求助] 请教功耗power和IR drop有什么关系？	jiangyc 2016-1-19	66603	OLED721 2021-10-12 17:19
[求助] routeopt path timing fix	清风追马 2021-10-12	01650	清风追马 2021-10-12 17:17
[求助] Timing violation的问题[已解决]	zuobozb 2021-10-11	42562	zuobozb 2021-10-12 12:06
[求助] 关于generated clock与master clock之间的setup hold互卡 - [已解决]	dyhikstor 2021-10-11	53511	dyhikstor 2021-10-12 11:14
[求助] 综合后网表加扫描链问题求助	zhangjirong 2014-4-16	76410	菜月艾米莉亚 2021-10-12 10:47
[求助] inn	0417多音字 2021-10-11	12144	奔跑的鸡骨架 2021-10-12 10:18
[求助] 求 Dorado's Tweaker user guide	joe2moon 2014-7-16	74800	verifyboy 2021-10-12 00:37
[求助] 新手求助各位前辈，Astro跑后端时如何消除hold time violation	xiaoming233 2018-3-27	54331	verifyboy 2021-10-12 00:36
[求助] 求助：DC出现segmentation fault	fxcprince 2012-3-15	57097	494693243 2021-10-11 15:05
[求助] 3d-IC流程中如何抽取寄生参数	jishuya 2021-10-11	12012	OLED721 2021-10-11 14:47
[求助] icc 图形界面卡顿	fs_cyl 2021-10-11	01577	fs_cyl 2021-10-11 13:49
[统计] 综合以及PR工具大家主要使用哪个	yic2000 2021-9-11	12691	0417多音字 2021-10-11 11:13
[求助] 如何在innovus中产生capTbl文件	xmbonny 2020-4-24	44524	导师是后端大佬 2021-10-10 15:39
[求助] 求助，多电压域设计，level shifter无法插入 - [悬赏 200 信元资产]	BOXS 2021-10-9	02290	BOXS 2021-10-9 17:57
[讨论] report_annotated_parasitics	xingyun666666 2021-9-27	42221	xingyun666666 2021-10-9 17:31
[原创] 关于saveFPlan defOut saveDesign	shixinming 2021-10-9	02421	shixinming 2021-10-9 10:06
[求助] APR Routing 报错求助	大嘴人 2021-10-8	11867	大嘴人 2021-10-9 09:11
[求助] 【已解决】怎么添加design里没有的inst？	supermanwc 2021-10-8	12235	supermanwc 2021-10-8 20:56
[讨论] 关于power plan是否允许留水平channel问题	xingyun666666 2021-8-31	11611	macal 2021-10-8 11:01
[求助] 工艺厂只提供了XRC规则文件，这种情况后仿怎么进行呢？	bimm 2021-9-16	42416	billcxx 2021-10-6 22:34
[求助] 请教一下 signal I/O和 power I/O的区别作用吗	0417多音字 2020-12-21	43316	mypad123 2021-10-4 23:23
[求助] SI的问题 ...2	kingvq530 2013-1-10	1510340	mypad123 2021-10-4 17:37
[求助] place_opt之后cell摆在CORE外面？	Backend_yancy 2021-9-28	42239	DemoYe 2021-9-30 16:17
[求助] [请教] lower power lab中的level shift问题	flyloop 2019-9-11	22950	fangwang85 2021-9-30 14:37
[求助] 关于厂家库中寄存器的描述	xiiaobaby 2021-9-30	01486	xiiaobaby 2021-9-30 10:12

1 ... 185 186 187 188189190 191 192 ... 640 / 640 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 16 |主题: 22377|排名: 24

快速发帖

站长推荐 /1

后端讨论区 今日: 16 |主题: 22377|排名: 24

快速发帖

站长推荐 /1

后端讨论区今日: 16 |主题: 22377|排名: 24