Calibre做LVS时生成spice的问题

icfbicfb · 发表于 2011-11-24 22:56:05

如果是其他都过了，就是port多2个，那就好查了，应该问题不大，

wangyl321 · 发表于 2011-11-26 16:38:06

首先，你先单独检查一下analog里面的这两PORT，他们俩是不是SHORT在一起的？（我觉得应该没有short）

如果它们不SHORT在一起，你又说你是直接把他们连接到IO上面的，那么肯定是你在top上面SHORT了，

查看你生成的lvs.rep.shorts文件，用RVE调用DRC结果的方法，HIGHLIGHT，然后DEBUG一下short

love80238023 · 发表于 2011-12-15 16:13:02

问题已解决
经多方查证，发现模拟设计人员作了特殊的设计，把部分rule改了；用修改之后的rule，一切OK

再次感谢各位的支持和帮助

mcmm000 · 发表于 2014-4-12 08:13:42

少打了2 个text啊，或者 source text多了

有*.connect 这种关系么
icfbicfb 发表于 2011-11-18 23:06

登录/注册后可看大图

source里面为什么会有text？？这个概念不是在layout里面才有吗？

wyud · 发表于 2021-6-19 16:12:10

请问text怎么检查在哪里少打呢我也出现了这种问题不知道怎么检查

cyunl · 发表于 2021-6-22 09:37:50

看少了那个地方的

那一缕阳光 · 发表于 2021-10-25 17:04:36

老哥，能问一下修改lvs rules的哪里，我这后端icc2也遇到这问题

[求助] Calibre做LVS时生成spice的问题

站长推荐 /2