设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区
收藏本版 (144) |订阅

后端讨论区 今日: 0|主题: 21794|排名: 3 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] icc导出的gds导入到virtuoso出现问题 新人帖 attach_img  ...2 lxm001 2022-3-24 176323 晒都不会 2024-12-6 15:44
悬赏 [求助] load pin is missing in the RC annotation for net..(PARA-006) - [已解决]  ...2 wts13588035346 2024-12-5 14539 fangwang85 2024-12-6 15:26
悬赏 [求助] Spyglass Error求助 新人帖 - [悬赏 188 信元资产] Yu_L 2024-11-25 1379 Patrick0809 2024-12-6 15:23
[求助] 后端小白询问一下DRC的基础知识 rookiemaster 2024-11-28 8558 Patrick0809 2024-12-6 15:03
[求助] DC脚本转换成PT脚本 attach_img Express_44 2013-12-5 42151 Patrick0809 2024-12-6 14:50
[求助] 为什么 Clock tree 上不能混用 VT 做 tree zhoufengfan 2024-12-3 6496 hxy2018 2024-12-6 11:46
[求助] FINFET 工艺里面CutOD是干嘛用的  ...2 wsmj 2020-7-29 139473 bigjohn 2024-12-6 11:32
[求助] 关于华力28nm io cell问题 attach_img 打不出空白 2024-12-5 2394 打不出空白 2024-12-6 08:59
[求助] via 不在 pin shape上，出现孔包边 attach_img qq771520600 2024-11-29 5377 qq771520600 2024-12-6 08:11
[求助] innovus Verify_Geometry报ViaEnclosure相关的错误 2020040401006 2024-12-4 3237 2020040401006 2024-12-5 20:50
[求助] dft 时 PLL怎么处理？ juniorm 2014-9-19 64075 赵旭东 2024-12-5 20:16
[求助] 自动布局布线工具在布局布线的过程中不会按照规则来布局布线吗，为什么最后还要DRC... rookiemaster 2024-12-4 3452 rookiemaster 2024-12-5 18:27
[求助] pt无时序违例，但是vcs后仿出现时序违例，可能存在哪几种情况？ attach_img Zwy303301659 2024-5-26 3877 sjcai 2024-12-5 17:50
[求助] 在restoreDesign前重新生成了lef wts13588035346 2024-12-4 3278 ic_yang 2024-12-5 15:03
[求助] STD库symbol怎么生成 yuemian 2024-12-5 0241 yuemian 2024-12-5 10:47
[讨论] siliconsmart IO单元表征问题，求大神指教 新人帖 asic405 2019-3-22 93619 cxxxxx 2024-12-5 10:06
悬赏 [求助] STD cell Spice in电路图后怎么生成symbol - [悬赏 100 信元资产] yuemian 2024-12-5 0249 yuemian 2024-12-5 09:46
[求助] IC Compiler中logic 0 怎么才能和电源地建立逻辑关系？ kaw1 2024-11-30 2360 kaw1 2024-12-4 22:04
[原创] 标准单元库 zhongjx23 2024-11-21 6639 sumit_enggr 2024-12-4 17:16
[求助] voltus 生成PGV 出错 attach_img 我要成为架构师 2024-12-4 0214 我要成为架构师 2024-12-4 16:42
[求助] check_legality -verbose后报错 Patrick0809 2024-12-3 1254 Patrick0809 2024-12-4 16:21
[求助] siliconsmart cell 'ATD' cell not in active cell-list 是什么原因 新人帖 attach_img cxxxxx 2024-11-21 2307 cxxxxx 2024-12-4 16:11
投票 [求助] 帮忙发帖：选择阿里平头哥还是瑞芯微？  ...23 赵家铁憨憨 2020-10-31 2724896 Wadaguacha 2024-12-4 14:27
悬赏 [求助] innovus布线求助 - [悬赏 100 信元资产] llsdk 2024-11-24 3441 llsdk 2024-12-4 11:03
[求助] 求助，加入DeCapFiller的逻辑设计为何过不了LVS AveryYoung 2013-1-18 99359 WengCF 2024-12-4 10:32
[招聘] 内推岗位，中端工程师和前端设计经理 nara_deer 2024-12-4 1297 nara_deer 2024-12-4 09:54
[求助] 《CMOS集成电路后端设计与实战》困惑  ...2 漠北 2015-11-6 1711946 photon1 2024-12-4 07:10
[求助] redhawk读入vcd后转fsdb 翠花特别脆 2024-12-3 0256 翠花特别脆 2024-12-3 19:23
悬赏 [求助] Arstian rom generator 读入的rom code file 如何生成 - [已解决] attach_img elenoob 2020-2-4 54180 fgkdf 2024-12-3 18:26
[求助] ccopt_design会报license错误，在使用Nanoroute的时候也会报同样的错误，求大佬们指点 新人帖 向天笑白羊 2023-12-28 51024 向天笑白羊 2024-12-3 17:53
[原创] pt eco pr后的netliset，生成change_list_file并读入icc Patrick0809 2024-12-3 0428 Patrick0809 2024-12-3 17:49
[求助] 如何读出.ile和.cxt文件？  ...234 lgy747 2011-11-18 3632079 好学de小松鼠 2024-12-3 17:17
[原创] 个人写的tcl脚本方便dc分析 attachment digest  ...23456..7 jianway 2013-1-11 6827988 masj2022 2024-12-3 15:44
[解决] set_clock_uncertainty 挽救不稳定的时钟【已解决】  ...23 Patrick0809 2024-11-29 21888 Patrick0809 2024-12-3 15:14
[求助] LVS需不需要带physical cell wts13588035346 2024-11-29 7553 Cribug2022 2024-12-3 14:36
下一页 »
1 ...91011121314151617... 623下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 00:27 , Processed in 0.019476 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块