有关PG via piallr规划

frank1249

大家好, 想请问先进工艺中
1. via pillar lef定义时在使用比较高层的metal时的via 超出cell PR boundry最多能够超出多少? 为何超出PR boundry时要去定义maxcellextension的pitch?
2. 如何判断使用via pillar解EM的最高层数? 目前有个想法是从最低层的metal 往上改成via pillar去解EM, 但不确定如何在powerplan阶段用甚么方式判断过修? 比如可能造成routing阶段因为via pillar占用绕线资源的关係而产生不预期的congestion重来或其他隐藏风险?
3. 如何在powerplan阶段判断使用的via pillar lef的rowcol设定是合理的? rowcol两个方向的finger数量是由IR drop决定? 比如x方向的IR较差就多设定一些via finger?
4. via pillar打法的区分主要是依据不同power domain或voltage domain的需求去划分? 同个domain不同区域可以用不同的via pillar去打吗? 会有甚么隐藏风险? 谢谢大家