在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 0|主题: 6756|排名: 23 

[原创] AWR_Design_Environment pt5 attachment jube2 2012-3-9 01885 jube2 2012-3-9 06:56
[原创] AWR_Design_Environment pt2 attachment jube2 2012-3-9 02009 jube2 2012-3-9 04:46
[求助] NC-Verilog 后仿所遇到的问题 attach_img  ...2 muchuanhua 2012-3-1 116916 muchuanhua 2012-3-7 14:10
[求助] 哪位有vcs 的win 版本,无论新旧,加lincense 80939210 2012-3-5 12165 ValentiLiu 2012-3-7 04:25
[原创] 验证环境的开发与测试流程 lordprotector 2012-2-28 42809 mildmind 2012-3-6 22:45
[求助] leon2 memtest loveayu1986 2012-2-26 14485 happyren 2012-3-6 00:02
[求助] modelsim 问题请教 hfwyk 2012-2-13 12471 huixin 2012-3-4 10:52
悬赏 [求助] 求助大侠:Assura 的DRC和LVS问题? - [悬赏 80 信元资产] wudiyyn 2010-2-5 35118 hotkee 2012-3-3 16:47
【急】cadence assura315怎么做寄生参数提取 bswpin 2009-4-18 22996 hao_0071 2012-3-1 16:36
[求助] 片外电容寄生电阻 attach_img miaoya 2012-2-24 12442 emerlai 2012-2-29 11:56
[招聘] FPGA高级工程师招聘 jyh0422 2012-2-24 53222 jyh0422 2012-2-29 10:16
[解决] VCS仿真中的license问题 lordprotector 2012-2-27 23227 lordprotector 2012-2-28 21:47
[招聘] IC 设计工程师 jyh0422 2012-2-24 22217 Eric0417 2012-2-28 14:56
[求助] 可靠性与验证? gzdy 2012-2-26 22597 gzdy 2012-2-27 21:44
[求助] 请教各位大牛 jungu 2012-2-27 02582 jungu 2012-2-27 19:26
[求助] 高精度时间测量中,TDC环振的各个节点需要全部置位吗? catastrophe 2012-2-27 02432 catastrophe 2012-2-27 16:46
[求助] 请问用DVE进行debug时,为什么双击信号名不能显示信号的driver呢 阿kun 2012-2-24 02235 阿kun 2012-2-24 13:46
[求助] 请问硕士做模拟然后找了验证的工作,该怎样快速上手? kuaiyu 2012-1-29 42911 阿kun 2012-2-24 13:41
[招聘] 想要找更好的职位吗?想要拿更高的薪资吗? jyh0422 2012-2-23 62863 jyh0422 2012-2-24 13:17
[讨论] 第一份工作 FPGA验证  ...2 misheng 2012-2-10 115740 阿kun 2012-2-24 11:13
[原创] 我想感谢一个发过一本英文验证资料的兄弟或姐妹,如下 asic_wang 2012-2-22 34928 chen.terry 2012-2-23 14:46
[求助] 请问用calibre做DRC或LVS时怎么看到command file中运算产生的中间层数据 hawkwgp 2010-3-18 810589 andyzong 2012-2-22 17:48
[求助] 求音频分析仪VP-7723A说明书。 asiccool 2012-2-21 113349 jacksonzh 2012-2-21 15:09
[求助] 片内flash如何测试 bingling512 2012-2-20 116512 Chris1101i 2012-2-20 20:32
请教:VMM和OVM的优缺点是什么啊?? attachment  ...23456..13 lelesuixin 2008-3-4 12543447 wyj_whu 2012-2-20 18:16
[求助] 请教systemverilog的流操作语法 swxu 2012-2-17 07320 swxu 2012-2-17 14:57
[原创] formality的不确定性 fengzhepianzhou 2011-10-16 86119 chenzhao.ee 2012-2-16 13:41
[求助] 请教一般验证环境中对CPU时间分析的分配情况 454046452 2012-2-14 22177 454046452 2012-2-16 11:43
[求助] VCS 关于覆盖率 youngstone 2011-12-27 84733 archillios 2012-2-15 19:17
[求助] transator中关于channel的使用 chenshi811 2012-2-13 12682 TommyGG 2012-2-14 12:36
[求助] 验证和测试的区别? zbtian 2011-12-20 43444 qq847941010 2012-2-13 23:55
[求助] 请教一个关于DRC的问题 Langrange 2010-8-7 42687 lldzly 2012-2-13 21:55
[求助] ncverilog新手使用问题,请求帮忙 zyz013920 2012-2-10 23145 zyz013920 2012-2-13 00:42
[招聘] 招聘2012年实习生 vvmajun 2011-12-28 62996 zhaozhong0629 2012-2-12 23:38
[求助] 在vcs下跑systemverilog或者vmm怎么写makefile?  ...2 dolphintear 2009-12-21 106980 hkof11 2012-2-11 13:14
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 07:16 , Processed in 0.036419 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块