在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (109) |订阅

IC验证讨论 今日: 0|主题: 6898|排名: 21 

[求助] 有图有真相,求指点! attach_img oceanwangchao 2012-9-20 21923 javasun 2012-9-24 15:21
[求助] 求推荐学习System Verilog的经典教材~ FionaM 2012-9-16 36850 FionaM 2012-9-23 20:00
[求助] 【帮助】如何使用继承 chainingruijie1 2012-9-19 43054 chainingruijie1 2012-9-22 17:22
请教SVA sequence的用法,高手回答一下,急!!!  ...2 zjiner 2009-7-1 107622 rockyf16 2012-9-22 08:36
[招聘] MTK北京招聘Senior design verification methodology engineer daytrader 2011-9-21 32894 nmhuang 2012-9-21 15:48
[资料] key_automatch attach_img whxqq 2010-9-25 43060 子幽墨雨 2012-9-21 13:54
[求助] 写reference的思想是什么 zjt105718472 2012-9-17 95425 子幽墨雨 2012-9-21 13:51
[求助] fsdb or vpd chxibin 2012-9-14 34358 chxibin 2012-9-21 11:06
[求助] 请教下cadence ams仿真的license问题 zzczx 2012-9-20 02371 zzczx 2012-9-20 13:41
[求助] cadence仿真时出错 ..xiao 2012-9-17 01855 ..xiao 2012-9-17 18:57
[求助] 求助:如何为DDR模型建立register model? oscillator_cn1 2012-9-17 02120 oscillator_cn1 2012-9-17 11:07
[求助] 求助:在UVM中,如何将sequence中的函数export出去? oscillator_cn1 2012-9-14 02209 oscillator_cn1 2012-9-14 16:27
cadence自带的hspiceS仿真  ...23 lhg198313 2007-12-18 2113113 atylon 2012-9-14 11:01
[求助] cotrex-m0的elf文件,如何反汇编 jackychan2010 2012-9-13 33948 haimag 2012-9-13 20:52
[求助] uvm环境中怎样停止一个systemverilog线程  ...2 heritor 2012-7-13 1211686 asic_wang 2012-9-13 12:36
[求助] 菜鸟求解释LVS错误 togo 2012-9-12 12551 legendw 2012-9-13 11:14
[原创] AWR_Design_Environment pt9 attachment jube2 2012-3-9 22378 kingwb9190 2012-9-12 22:06
[求助] 求救:如何进行soc验证 jackychan2010 2012-9-12 01839 jackychan2010 2012-9-12 22:03
[求助] 求助:systemverilog语法问题 oscillator_cn1 2012-9-12 12300 orlye 2012-9-12 21:36
[求助] 请教 uvm_reg_block.lock_model的作用 lvbuwei20040815 2012-9-12 02926 lvbuwei20040815 2012-9-12 16:15
[求助] 求助:询问一个perl的名词 oscillator_cn1 2012-9-12 02003 oscillator_cn1 2012-9-12 13:24
[求助] 多个hex文件,如何在vcs运行 ic_seu 2012-9-4 33337 ic_seu 2012-9-9 17:39
[求助] tanner破解  ...2 xiarilianqu001 2010-10-21 135574 xingyuwenku 2012-9-8 23:19
[求助] MSL评估问题_fail criteria radare 2012-9-7 02113 radare 2012-9-7 08:12
[求助] 有没人试过用calibre xrc抓gate level的spef saicom 2012-8-29 12175 sunjianbjtu 2012-9-6 13:56
<systemverilog for verification>学习小组  ...2 creese 2009-8-19 145631 tt99647 2012-9-5 10:54
[求助] 请问逻辑验证是做什么的? rockyf16 2012-9-1 44546 gaurson 2012-9-4 23:16
[求助] 请问DVE能够模拟故障吗?如何从测试响应对应到芯片内的故障? lgch11 2012-9-3 02274 lgch11 2012-9-3 12:01
[资料] IC验证测试 彼此的相信 2012-5-29 14148 zhyy1212hz 2012-8-31 22:55
[资料] Digital Integrated Circuits attach_img gaconht 2010-11-27 82661 hancheng1166 2012-8-31 12:25
[求助] 请教个ovm问题 kahn01011 2012-8-29 42132 gaurson 2012-8-30 23:03
[求助] IC5141仿真是提示下面的错误 icyevilion 2012-8-29 01383 icyevilion 2012-8-29 19:54
[原创] vmm clock question zincumc 2012-8-29 01967 zincumc 2012-8-29 17:24
[求助] sentaurus 2010.3破解问题 STO_MW_OTZ 2012-8-3 413140 yapfranky 2012-8-29 13:59
用什么工具验证自己的verilog代码比较好?  ...23 feitengyu 2008-5-7 2714476 conghung2012 2012-8-29 09:37
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-1 00:42 , Processed in 0.027624 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块