在用AMS Ultrsim 进行Mixed-signal ，模拟信号转数字信号偶尔出现转换错误

fjdhhyg

本人现在在做USB2.0 PHY，在搭建整体测试环境时，采用了AMS Ultrasim工具。在PLL 480M的时钟信号经过连接规则E2L之后，结果发现模拟时钟信号偶尔出现不跳转的现象，用尽了很多种设置方法依然无法解决这个问题，求各位同行指导，本人负责设计PHY的数字部分和整体验证工作，模拟模块由其他成员完成，万分紧急。

如图所示：

上方信号是PLL的输出，下方是逻辑输出，这个是连接规则生成的转换组件。可以看到有些跳变沿仿真的时候，出现被忽略的情况，很随机，而且不经常，没有规律

kevin_nudt

我也曾经遇到过这个问题，这个是由于在设置A2D转换时的电阻导致的，你把电阻调大，试试看，应该就可以了。我在用finesim和verilog-xl仿真也出现过这个问题，就是把电阻调大后就可以了。