在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (101) |订阅

IC验证讨论 今日: 0|主题: 6729|排名: 32 

[求助] cadence IUS怎样用systemverilog?? chanon 2010-9-19 96001 icwangrui 2012-7-16 19:43
[求助] 小规模芯片的问题请教 shujixyz 2012-7-16 01958 shujixyz 2012-7-16 19:33
[求助] 请问gvim字体设置的问题? cihchenlin 2011-4-18 63080 justko 2012-7-14 20:51
[求助] ncsim仿真 bingling512 2012-7-13 12283 justko 2012-7-14 20:46
[求助] 求助:UVM中对未编址的寄存器/存储器的访问问题 oscillator_cn1 2012-7-13 01710 oscillator_cn1 2012-7-13 14:24
[求助] 如何将转化好的DML模型导入Cadence16.3模型库? zbf_sjtu 2012-7-12 14122 zbf_sjtu 2012-7-13 13:19
[求助] 求助:如何将两个不同driver发送的sequence放到一起?  ...2 oscillator_cn1 2012-7-9 125561 oscillator_cn1 2012-7-11 09:28
[求助] ncverilog 怎样产生随机数 zqszjmzy 2012-7-10 23154 zqszjmzy 2012-7-10 23:17
[求助] 请教verilog 语法 孤月飞星 2012-7-5 42253 sh_0119 2012-7-10 22:41
[资料] C++教程 soelife 2011-11-11 23122 ysxwonder 2012-7-10 13:22
[求助] 求助:哪里能找到AXI的UVC组件? oscillator_cn1 2012-7-9 12961 pursues 2012-7-9 19:07
急求助:HJTC 的PDK安装 as1234 2008-8-12 33649 ah_yy 2012-7-9 17:09
[求助] 请问做验证的话需要哪些准备? brucelu104 2012-7-6 11664 随风飘过12345 2012-7-7 15:01
[求助] 求助:UVM的driver为什么只发一个sequence就直接结束了呀? oscillator_cn1 2012-7-4 33478 oscillator_cn1 2012-7-6 09:54
[讨论] 芯片的震动测试及温度稳定性测试 wxwttf 2012-4-17 45110 taotaogou 2012-7-6 07:16
请问IC设计就业怎么样  ...2 飞的更高8 2009-4-29 166650 jianweiji2012 2012-7-5 17:09
[求助] 从仿真的角度设计测试32(bit)*32(bit)的乘法器能否正常工作的过程 mikiahmikiah 2012-7-5 05302 mikiahmikiah 2012-7-5 17:03
[求助] 关于DC-Probe紧急求助啊!! illxffe 2012-7-5 12258 xiqiao 2012-7-5 11:51
[求助] 求助:config给子类赋值错误 oscillator_cn1 2012-7-4 01600 oscillator_cn1 2012-7-4 11:04
[求助] 求助:UVM中如何配置接口数组? oscillator_cn1 2012-7-3 11945 gaurson 2012-7-3 23:30
[原创] 自己做的测试设备在自己的车间里 kongfu2010 2012-5-29 24445 happyenya 2012-7-2 22:46
[求助] VCS生成覆盖率的问题 clany 2012-6-30 01608 clany 2012-6-30 09:33
[求助] 求助:systemverilog中数组可以使用push类似的操作么? oscillator_cn1 2012-6-28 36887 orlye 2012-6-29 21:41
[求助] 关于questasim对systemverilog的语法支持程度问题  ...2 1216exit 2011-3-23 146593 herui112112 2012-6-29 16:52
[求助] 如何从vmm转学uvm? odingo 2012-6-28 02026 odingo 2012-6-28 10:42
[讨论] vlsi设计验证过程为何要针对best typical和worse case做全面的验证? 天迹郎 2012-6-27 15404 天迹郎 2012-6-27 17:59
[求助] uvm中virtual sequence 的结束 heritor 2012-5-17 88329 xielinfeng 2012-6-26 10:15
[求助] sentaurus安装过程中出现问题,求教! attach_img kongkung 2011-8-3 42465 renart 2012-6-25 13:31
[求助] 求助:uvm中的get_response(rsp)的用法 oscillator_cn1 2012-6-20 17142 llh1119 2012-6-20 21:54
求助:谁有用VMM搭建的AHB环境的源代码呀?  ...2 pkulafang 2009-11-10 118450 rvipc 2012-6-20 15:41
[原创] 如何让verdi show definition sv的class?? toby4111981 2012-6-19 02753 toby4111981 2012-6-19 10:58
[求助] 验证人员的debug能力要求是不是很高? luluchn 2012-5-17 84029 kgbts 2012-6-19 10:22
[求助] 【VCS】【求助】关于指定库的问题 chinabiao 2012-6-17 12013 chinabiao 2012-6-17 16:53
[原创] 装Synopsys出现问题 airaing 2012-6-16 14103 y3rike 2012-6-16 21:01
[求助] 求教大伙个问题:关于在C程序中调试verilog的问题? zeusyi 2012-6-9 32583 bright1224 2012-6-16 15:40
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-11 07:16 , Processed in 0.029277 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块