在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (106) |订阅

IC验证讨论 今日: 0|主题: 6842|排名: 33 

[讨论] 定义类时,内部的成员函数,出现了引用该类作为类型的变量?!! radiantls 2012-10-16 32670 elaineli 2012-10-17 17:06
[求助] 关于IES的问题请教,谢谢 nano_dv 2012-10-11 32224 sunjianty 2012-10-13 21:11
[资料] VLSI Design Rules gaconht 2010-11-17 72857 shoaibsaiufuddi 2012-10-13 15:20
[原创] 关于AMBA测试的问题(在给slave时序时怎么写task) 767982376 2012-10-13 02822 767982376 2012-10-13 09:43
[求助] 状态机中变量自动归零 attach_img sidianzhuyi 2012-10-12 12474 sidianzhuyi 2012-10-12 09:18
悬赏 SVA仿真问题 - [悬赏 100 信元资产] ustkang 2008-6-4 43792 youyuxin 2012-10-11 19:24
[求助] 有没有用SC的? skle 2012-10-9 22205 taotaozw123 2012-10-11 02:36
[原创] pt中怎么查看参数的默认值? laywen1005 2012-9-26 22388 laywen1005 2012-10-8 13:50
[讨论] SDF syntax error? gxability 2012-10-8 02879 gxability 2012-10-8 05:28
[求助] 求VCO芯片测试方案 dch 2012-10-5 01689 dch 2012-10-5 09:45
[求助] 关于仿真验证速度的问题 easelive 2012-9-27 42960 easelive 2012-9-29 20:39
[讨论] vmm到底有没有价值?  ...234 hi_johnson 2011-6-1 3114263 chenyoyo 2012-9-29 16:49
[讨论] 帮我分析一下下面的代码 hhc789 2012-9-28 22168 TommyGG 2012-9-29 09:06
[求助] rvm_scenario_gen 这个哪里可以查到 sunnyhawk 2012-9-26 12435 feiying_cq 2012-9-26 22:23
[求助] 有图有真相,求指点! attach_img oceanwangchao 2012-9-20 21839 javasun 2012-9-24 15:21
[求助] 求推荐学习System Verilog的经典教材~ FionaM 2012-9-16 36758 FionaM 2012-9-23 20:00
[求助] 【帮助】如何使用继承 chainingruijie1 2012-9-19 42959 chainingruijie1 2012-9-22 17:22
请教SVA sequence的用法,高手回答一下,急!!!  ...2 zjiner 2009-7-1 107339 rockyf16 2012-9-22 08:36
[招聘] MTK北京招聘Senior design verification methodology engineer daytrader 2011-9-21 32777 nmhuang 2012-9-21 15:48
[资料] key_automatch attach_img whxqq 2010-9-25 42948 子幽墨雨 2012-9-21 13:54
[求助] 写reference的思想是什么 zjt105718472 2012-9-17 95203 子幽墨雨 2012-9-21 13:51
[求助] fsdb or vpd chxibin 2012-9-14 34240 chxibin 2012-9-21 11:06
[求助] 请教下cadence ams仿真的license问题 zzczx 2012-9-20 02331 zzczx 2012-9-20 13:41
[求助] cadence仿真时出错 ..xiao 2012-9-17 01792 ..xiao 2012-9-17 18:57
[求助] 求助:如何为DDR模型建立register model? oscillator_cn1 2012-9-17 02035 oscillator_cn1 2012-9-17 11:07
[求助] 求助:在UVM中,如何将sequence中的函数export出去? oscillator_cn1 2012-9-14 02109 oscillator_cn1 2012-9-14 16:27
cadence自带的hspiceS仿真  ...23 lhg198313 2007-12-18 2112749 atylon 2012-9-14 11:01
[求助] cotrex-m0的elf文件,如何反汇编 jackychan2010 2012-9-13 33872 haimag 2012-9-13 20:52
[求助] uvm环境中怎样停止一个systemverilog线程  ...2 heritor 2012-7-13 1211331 asic_wang 2012-9-13 12:36
[求助] 菜鸟求解释LVS错误 togo 2012-9-12 12482 legendw 2012-9-13 11:14
[原创] AWR_Design_Environment pt9 attachment jube2 2012-3-9 22308 kingwb9190 2012-9-12 22:06
[求助] 求救:如何进行soc验证 jackychan2010 2012-9-12 01761 jackychan2010 2012-9-12 22:03
[求助] 求助:systemverilog语法问题 oscillator_cn1 2012-9-12 12232 orlye 2012-9-12 21:36
[求助] 请教 uvm_reg_block.lock_model的作用 lvbuwei20040815 2012-9-12 02866 lvbuwei20040815 2012-9-12 16:15
[求助] 求助:询问一个perl的名词 oscillator_cn1 2012-9-12 01931 oscillator_cn1 2012-9-12 13:24
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-22 05:02 , Processed in 0.033128 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块