前仿 holdtime的问题

sunrisewu · 发表于 2012-12-6 19:50:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 sunrisewu 于 2012-12-6 19:51 编辑

请教大家一个问题：
我在做网表仿真时，不加sdf，已经加了nospecify和notimingcheck，VCS06能PASS，但换了新版本的VCS1103或者VCS1006就过不了了。
有时会出现零宽度的毛刺，有时写MEM会写不进去，好像是holdtime的样子。

请问可能是什么原因呢？

sunrisewu · 发表于 2012-12-7 07:38:01

没人懂吗？

bukubuku · 发表于 2012-12-7 08:40:53

可能是出现竞争了吧

sunrisewu · 发表于 2012-12-7 09:22:30

回复 3# bukubuku

看上去不像是，仿RTL没问题，换低版本的VCS也没有问题。

而且很奇怪的是，有些信号经过有些GATE时莫名甚妙的的跳变。

sunrisewu · 发表于 2012-12-11 19:37:42

继续求。。。

写memory的时候写不进去，看上去好像是holdtime的问题，但实际上已经加了+nospecify和+notimgincheck了呀。

richyrichy · 发表于 2012-12-24 08:41:15

Is this after-layout postsim? If yes, hold time violation can be improved only by layout modify. You need to ask the APR engineer to improved APR.

sunrisewu · 发表于 2012-12-24 21:58:23

Is this after-layout postsim? If yes, hold time violation can be improved only by layout modify. You ...
richyrichy 发表于 2012/12/24 08:41

登录/注册后可看大图

no, pre-layout simulation.

Maybe it's caused by the 'X' state at the beginning of the simulation.

Some registers are not reset, I think it's caused by these 'X' states.

[求助] 前仿 holdtime的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1