有没有在自学UVM的同学？或请有经验的师兄师姐们指教下。3Q

qinzongqing · 发表于 2013-1-3 21:12:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

自学UVM中。。。我是对着论坛里的synopsys的实验学。
大家是怎么学的啊？有自学的没？
我们实验室都是搞嵌入式的。就我自己跑这方向来了，

目前水平---1.能看懂里面的UVM例子实验，SystemVerilog会，不熟。 2.脚本会在人家的基础上改改，然后跑通，我用的是VCS；
3. Verilog设计能力，写过VGA、UART等吧把夏宇闻《 Verilog数字系统设计教程》里的CPU修改成对的（书里的源码有很多错误，呃）

求指教啊。。。我水平是不是离工作差一大截啊。。。找工作要求能力到什么程度呢？

我该怎么做才好呢？谢谢

ztwhzy · 发表于 2013-1-18 15:16:52

aaaaaaaaaaaaaaaaaaaaaaa看看

wangyingwei · 发表于 2013-1-31 09:22:18

请问下你说的那个synopsys的实验在哪里？

[讨论] 有没有在自学UVM的同学？或请有经验的师兄师姐们指教下。3Q

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1