在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (110)|订阅

IC验证讨论 今日: 3 |主题: 6938|排名: 23 

[求助] 有没有用SC的? skle 2012-10-9 22423 taotaozw123 2012-10-11 02:36
[原创] pt中怎么查看参数的默认值? laywen1005 2012-9-26 22652 laywen1005 2012-10-8 13:50
[讨论] SDF syntax error? gxability 2012-10-8 03083 gxability 2012-10-8 05:28
[求助] 求VCO芯片测试方案 dch 2012-10-5 01803 dch 2012-10-5 09:45
[求助] 关于仿真验证速度的问题 easelive 2012-9-27 43182 easelive 2012-9-29 20:39
[讨论] vmm到底有没有价值?  ...234 hi_johnson 2011-6-1 3115361 chenyoyo 2012-9-29 16:49
[讨论] 帮我分析一下下面的代码 hhc789 2012-9-28 22393 TommyGG 2012-9-29 09:06
[求助] rvm_scenario_gen 这个哪里可以查到 sunnyhawk 2012-9-26 12551 feiying_cq 2012-9-26 22:23
[求助] 有图有真相,求指点! oceanwangchao 2012-9-20 22014 javasun 2012-9-24 15:21
[求助] 求推荐学习System Verilog的经典教材~ FionaM 2012-9-16 36932 FionaM 2012-9-23 20:00
[求助] 【帮助】如何使用继承 chainingruijie1 2012-9-19 43164 chainingruijie1 2012-9-22 17:22
请教SVA sequence的用法,高手回答一下,急!!!  ...2 zjiner 2009-7-1 107901 rockyf16 2012-9-22 08:36
[招聘] MTK北京招聘Senior design verification methodology engineer daytrader 2011-9-21 32976 nmhuang 2012-9-21 15:48
[资料] key_automatch whxqq 2010-9-25 43187 子幽墨雨 2012-9-21 13:54
[求助] 写reference的思想是什么 zjt105718472 2012-9-17 95584 子幽墨雨 2012-9-21 13:51
[求助] fsdb or vpd chxibin 2012-9-14 34482 chxibin 2012-9-21 11:06
[求助] 请教下cadence ams仿真的license问题 zzczx 2012-9-20 02418 zzczx 2012-9-20 13:41
[求助] cadence仿真时出错 ..xiao 2012-9-17 01917 ..xiao 2012-9-17 18:57
[求助] 求助:如何为DDR模型建立register model? oscillator_cn1 2012-9-17 02194 oscillator_cn1 2012-9-17 11:07
[求助] 求助:在UVM中,如何将sequence中的函数export出去? oscillator_cn1 2012-9-14 02313 oscillator_cn1 2012-9-14 16:27
cadence自带的hspiceS仿真  ...23 lhg198313 2007-12-18 2113410 atylon 2012-9-14 11:01
[求助] cotrex-m0的elf文件,如何反汇编 jackychan2010 2012-9-13 34031 haimag 2012-9-13 20:52
[求助] uvm环境中怎样停止一个systemverilog线程  ...2 heritor 2012-7-13 1212019 asic_wang 2012-9-13 12:36
[求助] 菜鸟求解释LVS错误 togo 2012-9-12 12590 legendw 2012-9-13 11:14
[原创] AWR_Design_Environment pt9 jube2 2012-3-9 22476 kingwb9190 2012-9-12 22:06
[求助] 求救:如何进行soc验证 jackychan2010 2012-9-12 01936 jackychan2010 2012-9-12 22:03
[求助] 求助:systemverilog语法问题 oscillator_cn1 2012-9-12 12392 orlye 2012-9-12 21:36
[求助] 请教 uvm_reg_block.lock_model的作用 lvbuwei20040815 2012-9-12 03016 lvbuwei20040815 2012-9-12 16:15
[求助] 求助:询问一个perl的名词 oscillator_cn1 2012-9-12 02100 oscillator_cn1 2012-9-12 13:24
[求助] 多个hex文件,如何在vcs运行 ic_seu 2012-9-4 33463 ic_seu 2012-9-9 17:39
[求助] tanner破解  ...2 xiarilianqu001 2010-10-21 135760 xingyuwenku 2012-9-8 23:19
[求助] MSL评估问题_fail criteria radare 2012-9-7 02210 radare 2012-9-7 08:12
[求助] 有没人试过用calibre xrc抓gate level的spef saicom 2012-8-29 12256 sunjianbjtu 2012-9-6 13:56
<systemverilog for verification>学习小组  ...2 creese 2009-8-19 145802 tt99647 2012-9-5 10:54
[求助] 请问逻辑验证是做什么的? rockyf16 2012-9-1 44664 gaurson 2012-9-4 23:16
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 17:09 , Processed in 0.031346 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块