求助：interface中的sequence是什么意思呀？

oscillator_cn1 · 发表于 2012-6-18 15:45:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位：
   正在看uvm-1.1库中自带的example，其中有apb的interface中一段如下：
      clocking mck @(posedge pclk);
            output  paddr,psel,penable,pwrite,pwdatal
            input prdata;

            sequence at_posedge;
                  1;
            endsequence : at_posedge
      endclocking :mck
   然后我就不明白，这里面的sequence是干什么的，有什么意思。在《SystemVerilog for Verification,3nd Edition》中搜索了一下，里面“sequence”出现的地方好像都是说激励生成的时候的事情，我实在是疑惑，不知道有没有人知道呀？

asic_wang · 发表于 2012-6-18 18:32:48

是assertion的中的一个层次。
大哥，你好歹读个 SystemVerilog LRM行不？？
提这种问题，我果断表示无语...............................永远不自己研究和学习的坐等答案的不可能成为合格的开发人员，话重了点，不过这个问题确实让人无语...............................

yinxizhenf3 · 发表于 2012-6-26 15:52:20

牛逼的楼上学者

gordonyjh · 发表于 2012-11-21 16:01:15

sequence用来描述一个行为序列，几个sequence可以组合成更加复杂的有序的行为序列。这里的 at_posedge就是一个废话，因为他总是为1.

[求助] 求助：interface中的sequence是什么意思呀？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2