在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5304|回复: 3

[求助] FPGA/IC验证有什么区别?

[复制链接]
发表于 2012-8-12 11:06:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我是刚入门的新手,最近在看system verilog相关的资料,《Verification Methodology Manual for SystemVerilog》和《System Verilog for Verification, 2nd Edition》。发现这些方法思路很好,也先进,但是我想知道:
1、这是不是针对IC设计的验证? 如果是验证FPGA的设计,我认为要求太高了。
2、这些方法,在实际中用的多不多?

请有经验的tx一起讨论讨论。
发表于 2012-8-12 11:52:19 | 显示全部楼层
个人认为在前端验证上,FPGA和ASIC完全一样。
FPGA验证如果将bug留在板级验证,会花费更多的时间和精力。
发表于 2012-8-12 22:30:51 | 显示全部楼层
是的,能在工具仿真中解决的问题,就不要留到板级上去解决了。早发现问题早节省消耗。
 楼主| 发表于 2012-8-13 16:02:59 | 显示全部楼层
谢谢两位达人的指点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 23:29 , Processed in 0.026051 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表