在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: feitengyu

用什么工具验证自己的verilog代码比较好?

[复制链接]
发表于 2010-1-30 09:46:40 | 显示全部楼层
关注。。。。。。。。。。。。。。。
发表于 2010-1-30 12:24:23 | 显示全部楼层
一起探讨!!
发表于 2010-7-20 20:38:12 | 显示全部楼层
这里竟然还有广告啊
发表于 2010-7-20 22:04:39 | 显示全部楼层
这个设计规则检查的与编译中的检查有什么区别?
发表于 2010-11-24 17:29:10 | 显示全部楼层
还有一个是mentor的HDL designer软件带的DesignChecker,很好用。
发表于 2010-11-26 23:58:50 | 显示全部楼层
这个感觉还是比较困难的吧
发表于 2010-11-27 23:07:12 | 显示全部楼层
一般用alint
发表于 2012-8-29 09:37:35 | 显示全部楼层
leda还是很好用的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 15:44 , Processed in 0.018878 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表