你是用VHDL还是用Verilog HDL？

venrobert · 发表于 2013-9-20 01:50:26

支持verilog

sunshine7706 · 发表于 2013-9-24 14:43:41

vhdl已经不行了

thxcai · 发表于 2013-9-26 14:19:01

习惯用C所以学verilog 快一点

walterzeng · 发表于 2013-10-2 10:01:37

VERILGO，估计欧美公司基本用这个吧

weiqi7777 · 发表于 2013-10-9 22:57:09

强烈建议用verilog，主流的语言，VHDL太难用了。估计后面都要被淘汰了。

hgd2zp · 发表于 2013-10-20 18:16:27

用verilog三年了，呆过的公司都是使用verilog。

hgd2zp · 发表于 2013-10-21 09:08:09

做asic设计三年了，一直用verilog

烈阳冻雪劲风声 · 发表于 2013-11-4 21:39:50

我是做ASIC的，最开始学的就是verilog，后来再看VHDL时感觉不太习惯，语法似乎比较繁杂，所以也就干脆一直用verilog了

wind_vip · 发表于 2013-11-7 16:41:47

公司他M的要求只能用VHDL。。。。

adamsogood · 发表于 2013-11-8 23:39:12

回复 345# wind_vip

什么公司？肯定是老同志比较多吧。。。呵呵

[统计] 你是用VHDL还是用Verilog HDL？