后端基本概念讨论专用贴

Synopsys-IC · 发表于 2013-3-21 09:33:40

（1）、对于综合一开始我们需要target library和link library这个问题，我想请教一下，关于这个工艺角很多时候看得到一些前辈只用最差的情况，而有些前辈又会使用最差和最好两种情况，我想问问，这个在项目中应该如何去设定或者衡量？因为这个也是一个估算情况所以关于这个的设定对于后面综合完成后的结果会不会有什么不同？望指教~
（2）、对于set operation conditions这个的设定，现在一直使用的是“set_operation_conditions -analysis_type on_chip_variaton -library [get_libs {xxxx.db:xxxx}] -min xxx -max xxx”，也有看到一些项目里会去掉-analysis_type on_chip_variaton 这样的选项，这个也希望前辈能讲解一下~
（3）、对于set_wire_load_model 这个的选择一般选择在什么范围可以？是越小越好吗？
（4）、对于设定driving_cell器件，这个选择有什么需要考虑的呢？我看很多项目里都将这个设置在BUFX2或者BUFX4这个范围内？
（5）、对于时钟很慢的设计中如只有1MHz这样的情况，clock -priod 1000，这样情况下的latency、uncertainty、transition设定在什么范围比较好呢？因为论坛里有些大侠是说了一些经验值什么70%啊、30%啊什么的，但是如果像时钟周期很长的如本例中的1000又该如何去考虑和设定呢？补充如果工艺在.25um下
（6）、对于input delay、output delay、input transition、output transition一些关于input、output的设定对于我们Bankend人员可以向项目负责人那边询问些什么有用的值，比如像pad上的一些什么参数，然后根据这些我们又能怎么去设定呢？这个问题还望大神多多指点
（7）、最后想问问，我综合出来后用DC自带的时序检查工具查出来hold违例有很多，而且时序还是slack -4.24，想知道在综合时如何去修hold？之前用过set_fix_hold [list clk]因为设计中只有一个clk时钟，所以这样的方式并不是太理想，还望前辈能多给点儿建议

wy741321 · 发表于 2013-3-23 10:56:25

占着,看看看！

wjchuan · 发表于 2013-3-23 16:13:55

OD指什么？

wjchuan · 发表于 2013-3-23 16:23:01

再补充几个问题：
1.Memory的出PIN一定要加BUFF吗？（听说一般的Memory驱动不足，故要加BUFF，如果是40lp工艺，加多大的BUFF呢，依据是什么？）
2.如何理解Logic_level？（是指cell的级数吗？）
3.fp_placement的意义何在？
4.听说多核STARRC，精度会降低，有这回事？（如果有，为什么）

wjchuan · 发表于 2013-3-23 17:01:35

sealringCorner 指什么？

wjchuan · 发表于 2013-3-23 17:02:51

DFT中AT-speed与full-speed分别指什么？有什么区别？

zzjseu · 发表于 2013-4-12 12:52:18

不如把一些有价值的帖子整理出来。

milly_w · 发表于 2013-4-24 14:57:04

版图设计时Guard Ring是指什么？作用是什么？怎么添加？
版图设计加滤波电容又是怎么回事？什么时候什么地方怎么添加滤波电容？有遵循的原则吗？

284294022 · 发表于 2013-4-25 23:47:08

问个简单的，但是我找不到答案的……

To greatly simplify the synthesis flow, and also achieve the best possible QoR
QoR是什么？

redcode · 发表于 2013-4-26 00:24:24

太谢谢你了

[讨论] 后端基本概念讨论专用贴

站长推荐 /2