calibre ERC电气规则检查中，因 TieHi ，TieLo导致的错误

magic14 · 发表于 2012-3-9 21:40:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有寄存器的输入值为固定的高电平或低电平，如果不使用 TieHi 和TieLo 单元，Encounter将寄存器输入端直接连接到电源线和地线， calibre ERC会报错；

如果使用了Tiehi和TieLo 单元，Calibre仍然报错，报出的错误信息如下：

ERC PATHCHECK POWER && ！ GROUND

ERC PATHCHECK GROUND && ！POWER

请问如何解决？

damonzhao · 发表于 2012-3-10 10:41:27

是TIEHI/LO的原因么？

你点开ERC的错误分析一下

magic14 · 发表于 2012-3-10 16:43:20

确定是TieHi导致的错误，我使用一个最简单的例子做了次试验，例子如下：
module tiehi (sout);
output sout;
wire d0;
TIEHI LTIE_LTIEHI (.Y(d0));
INVX1 I2 (.Y(sout), .A(d0));
endmodule

encounter生成版图后如下：

将其转换成spice网表后如下：
.INCLUDE "tsmc18.cdl"
.SUBCKT tiehi sout
XLTIE_LTIEHI TIEHI $PINS Y=d0
XI2 INVX1 $PINS Y=sout A=d0
.ENDS
.GLOBAL VDD
.GLOBAL VSS

calibre中的检查结果如下，错误都指向TieHi单元的栅极和与之相连接的反向器栅极

magic14 · 发表于 2012-3-10 16:53:20

如果设计中不使用TieHi单元，也会报错，例子如下：
module tiehi (CLK,  resetb, sout);
input CLK， resetb;
output sout;
wire d0;
   DFFRX1 I1 (.D(1'b1), .CK(CLK), .RN(resetb), .Q(d0));
   INVX1 I2 (.A(d0), .Y(sout));
endmodule

完成的版图如下，寄存器输入端直接连接到电源

calibre报的错误如下：

错误为下图中淡蓝色高亮的地方：