calibre ERC电气规则检查中，因 TieHi ，TieLo导致的错误

ic小顽童 · 发表于 2012-5-11 12:43:05

看LZ在4楼说的，感觉netlist不是从layout导出似的，直接用前端的netlist跟layout做lvs呢？呵呵

nirvanakk · 发表于 2012-5-14 22:31:21

弱弱的请问，这种ERC的错误不解决，会导致什么问题。。。

xjg@hmes · 发表于 2012-12-17 13:10:46

属于疑似错误
如果不想报出这种错误，可如下设定RULE：
GND_NO_PWR {
PATHCHK !POWER && GROUND BREAKNAME TIEHI(Y) TIELO(Y)}

// nets with no path to ground but with a path to power
//ERC PATHCHK !GROUND && POWER
// exclude TIEHI TIELO
PWR_NO_GND {
PATHCHK !GROUND && POWER BREAKNAME TIEHI(Y) TIELO(Y)
}

甲醇CH3OH · 发表于 2012-12-18 18:57:15

一直在招这个mask掉的方法，谢谢版大分享。

gubels · 发表于 2014-3-27 00:41:38

Reply 3 # magic14

goodinfo

yi4105635 · 发表于 2015-9-17 17:51:22

回复 13# xjg@hmes

您好，想请教下，由于TIE单元引起的LVS错误怎么解决啊？说是ERC的电源地短路了，应该是这个意思。 TIE单元VSS 接row的VSS VDD接VDD OUT端连接出去了。 LVS的最终报告说找不到这根线。。不知道为何。

腹化风雪 · 发表于 2015-12-24 16:25:54

涨姿势了

[求助] calibre ERC电气规则检查中，因 TieHi ，TieLo导致的错误

站长推荐 /1