在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21241|回复: 16

[求助] calibre ERC电气规则检查中,因 TieHi ,TieLo导致的错误

[复制链接]
发表于 2012-3-9 21:40:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有寄存器的输入值为固定的高电平或低电平,如果不使用 TieHi 和TieLo 单元,Encounter将寄存器输入端直接连接到电源线和地线, calibre ERC会报错;

如果使用了Tiehi和TieLo 单元,Calibre仍然报错,报出的错误信息如下:

ERC PATHCHECK POWER && ! GROUND

ERC PATHCHECK GROUND && !POWER

请问如何解决?
发表于 2012-3-10 10:41:27 | 显示全部楼层
是TIEHI/LO的原因么?

你点开ERC的错误分析一下
 楼主| 发表于 2012-3-10 16:43:20 | 显示全部楼层
确定是TieHi导致的错误,我使用一个最简单的例子做了次试验,例子如下:
module tiehi (sout);
output sout;
wire d0;
   TIEHI LTIE_LTIEHI (.Y(d0));
   INVX1 I2 (.Y(sout), .A(d0));
endmodule

encounter生成版图后如下:
Screenshot-9.png

将其转换成spice网表后如下:
.INCLUDE "tsmc18.cdl"
.SUBCKT tiehi sout
XLTIE_LTIEHI TIEHI $PINS Y=d0
XI2 INVX1 $PINS Y=sout A=d0
.ENDS
.GLOBAL VDD
.GLOBAL VSS

calibre中的检查结果如下,错误都指向TieHi单元的栅极和与之相连接的反向器栅极

Screenshot-8.png

Screenshot-6.png
 楼主| 发表于 2012-3-10 16:53:20 | 显示全部楼层
如果设计中不使用TieHi单元,也会报错,例子如下:
module tiehi (CLK,  resetb, sout);  
   input CLK, resetb;
   output sout;
   wire d0;
      DFFRX1 I1 (.D(1'b1), .CK(CLK), .RN(resetb), .Q(d0));
      INVX1 I2 (.A(d0), .Y(sout));
endmodule

完成的版图如下,寄存器输入端直接连接到电源
Screenshot-7.png

calibre报的错误如下:

Screenshot-2.png

错误为下图中淡蓝色高亮的地方:
Screenshot-1.png
 楼主| 发表于 2012-3-13 10:12:39 | 显示全部楼层
继续求解答~~
发表于 2012-3-13 10:33:44 | 显示全部楼层
回复 5# magic14


随便问问:    加上FILLer后再做检查,又是个什么样子呢?
 楼主| 发表于 2012-3-15 18:55:17 | 显示全部楼层
回复 6# damonzhao


    没有区别
发表于 2012-3-15 20:34:16 | 显示全部楼层
能把rule贴出来么?
发表于 2012-3-16 10:10:33 | 显示全部楼层
嗯,看看rule
发表于 2012-3-24 00:47:26 | 显示全部楼层
回复 1# magic14

這個在做APR時常發生
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:47 , Processed in 0.024916 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表