在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jiangbing1975

[讨论] 芯片级ESD防护设计答疑

[复制链接]
发表于 2024-10-8 12:43:36 | 显示全部楼层
给力,全部看完
发表于 2025-3-27 16:21:58 | 显示全部楼层


jiangbing1975 发表于 2018-1-5 14:31
回复 11# enian
泄放ESD能量的原理有两种,一种是使用Gate-grounded NMOS的寄生BJT开启泄放ESD,寄生BJT体 ...


这个解释不错。
发表于 2025-4-3 17:20:02 | 显示全部楼层
花了一个下午看完了。。感谢楼主
发表于 2025-4-18 14:16:08 | 显示全部楼层


jiangbing1975 发表于 2018-1-5 14:40
回复 11# enian

由于电路变成了Gate-grounded NMOS,此时“220V市电不断开关时”造成芯片电源电压过冲还 ...


我认为不会从RC+INVENTOR+MOS ,因为去掉R,就变成GGNMOS了,毕竟INVENTOR的结构还在。

这里去掉R,但是应该还有其他地方的寄生电阻充当的R的功能。

我比较赞同RC时间常数设计的不合理。
发表于 2025-4-18 14:22:24 | 显示全部楼层


立华奏 发表于 2022-5-30 20:19
大佬,请教一下,现在我们芯片很多电源和地直接用RDL从PAD拉到CORE区域(当然IO的PIN也是接到很充分的), ...


看对Rbus的影响
发表于 2025-4-18 15:27:36 | 显示全部楼层


13798974948 发表于 2018-10-15 09:42
**** 作者被禁止或删除 内容自动屏蔽 ****


我觉得这是2个问题。

1. RC+INVENTOR+NMOS, 这种是利用NMOS开启后,通过沟道泄放电流。
2. SAB+漏加宽,只是为了加强ESD器件的自身防护,相当于穿了一件金钟罩。

发表于 2025-4-18 19:07:07 | 显示全部楼层


啥都会 发表于 2022-6-2 08:56
您好,我想请教一下,1、图1是怎么实现ESD防护的 2、图1的模拟和数字的电压为什么可以直接相连。3、用solut ...


图1这么连接,目的是为了在不同电源域之间更好的释放ESD,但是缺点也很明显,容易漏电。

图2为解决这个问题,二极管起隔离作用,避免漏电或噪声,在interface的接受侧也会放置二极管做保护。现在的ESD设计都采用图2的方式。但是电源之间用二极管隔离很少见,一般多见于不同域的VSS之间
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-29 01:46 , Processed in 0.020718 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表