芯片级ESD防护设计答疑

scvready · 发表于 2021-5-10 15:34:18

ksj116 发表于 2021-5-9 07:05
foundry给的Design rule都是比较保守和大margin的。只要你HBM 和CDM的主泄放path保证足够低的阻抗（RC cl ...

为什么IO到RX MOS之间有电容需要加 CDM diode？？？这个怎么理解？？？

lidequan · 发表于 2021-5-12 10:17:12

楼主，你好。请问你了解ESD检测电路吗？对于系统级ESD进行检测，若检测到电源超过一定值时就发个数字一个复位信号，进行芯片复位。但是可能在这种情况下内部逻辑都可能被打乱了。这个电路的意义在哪里呢

jiangbing1975 · 发表于 2021-5-14 09:14:03

scvready 发表于 2021-5-7 10:40
Design rule上明确说需要2级保护，16/7nm这些工艺可以在没有2级保护情况下只靠比较强的一级保护和RC-CLAM ...

没做过16/7nm这么先进的工艺，没有经验可供你借鉴，请严格按照design rule设计ESD电路吧。

jiangbing1975 · 发表于 2021-5-14 09:41:27

lidequan 发表于 2021-5-12 10:17
楼主，你好。请问你了解ESD检测电路吗？对于系统级ESD进行检测，若检测到电源超过一定值时就发个数字一个复 ...

系统级的ESD和芯片级的ESD是两个概念。
如果系统发生复位，说明复位芯片抗噪能力比较差，加强复位芯片的抗噪能力即可。

lidequan · 发表于 2021-5-14 09:46:16

我做的LCD driverIC 由于供电系统负载，电源域多，所以暂时不能做到很高的ESD防护等级。解决方法是对ESD进行检测，检测到ESD事件后就到数字状态机里写一个数据，当然，这个数据不会只写在一个bit。比如从0000到1111即为对ESD事件的记录。

rvisk · 发表于 2021-5-15 13:46:22

厉害啊，高手

ksj116 · 发表于 2021-5-15 17:57:31

scvready 发表于 2021-5-10 15:34
为什么IO到RX MOS之间有电容需要加 CDM diode？？？这个怎么理解？？？

因为电容不能很快释放电荷啊

mars0904 · 发表于 2021-5-17 10:45:02

scvready 发表于 2021-5-7 10:40
Design rule上明确说需要2级保护，16/7nm这些工艺可以在没有2级保护情况下只靠比较强的一级保护和RC-CLAM ...

单纯靠一级保护device去保护HBM,CDM想要满足基本的HBM 2KV CDM 500V比较难。

一般这样用下来HBM大概在8.900V左右，CDM 可能小于200V or不超过1点几个A。

lvmingfiona · 发表于 2021-5-27 20:41:46

暂时没有问题，楼主真厉害！！佩服！！

玖君00 · 发表于 2021-6-1 16:58:46

talanton 发表于 2018-8-16 11:19
回复 32# jiangbing1975

是的，10颗芯片1kV ESD后芯片都漏电，另外10颗打2kV-4kV芯片正常 ...

应该是ESD 器件的触发电压过高，做低压测试时没开启；高压时ESD器件开启，起作用了。

[讨论] 芯片级ESD防护设计答疑