芯片级ESD防护设计答疑

ZMOS · 发表于 2021-4-6 11:02:31

楼主，输出级的IO直接接到传输门和MOS管的源漏级，这个ESD防护怎么做呢？传输门和MOS管的电源地怎么接呢？

jiangbing1975 · 发表于 2021-4-18 11:09:10

ZMOS 发表于 2021-4-6 11:02
楼主，输出级的IO直接接到传输门和MOS管的源漏级，这个ESD防护怎么做呢？传输门和MOS管的电源地怎么接呢？ ...

不是作为ESD泄放通路的器件直接连接到PAD，要么加电阻隔离，要么满足ESD rule。但是，如果你电源和"地“之间的clamp电路为RC+inverter+NMOS的结构，可以不用对传输门特别处理。

猴子砍树 · 发表于 2021-4-25 17:34:07

jiangbing1975 发表于 2019-5-25 20:25
芯片的电源和GND之间都存在clamp电路，当芯片受到ESD能量攻击时用来安全的泄放这些ESD能量。
一般来讲电源 ...

为什么90nm前面两种不起作用，楼主方便介绍一下吗？

scvready · 发表于 2021-4-27 15:35:51

请问楼主高速接口二级保护电阻能否拿掉，串联个ESD电阻会严重影响带宽和性能
另外有diode+RC-CLAMP 的一级保护，输入PIN用了T-coil电感，可否把电感当作ESD电阻来用只在电感后放DIODE做二级保护？？

jiangbing1975 · 发表于 2021-5-6 17:04:03

猴子砍树发表于 2021-4-25 17:34
为什么90nm前面两种不起作用，楼主方便介绍一下吗？

90nm以下的MOS寄生BJT开启电压低于器件栅氧击穿电压。

jiangbing1975 · 发表于 2021-5-6 17:07:29

scvready 发表于 2021-4-27 15:35
请问楼主高速接口二级保护电阻能否拿掉，串联个ESD电阻会严重影响带宽和性能
另外有diode+RC-CLAMP 的一级 ...

首先，我不清楚你的整个ESD架构是什么样子，我不能针对你的架构进行评价。
我想说的是“如果你电源和"地“之间的clamp电路为RC+inverter+NMOS的结构”且够强，那么IO上只保留对电源和“地”的二极管应该可以满足大部分产品的需求，二级保护要不要都问题不大。

scvready · 发表于 2021-5-7 10:40:24

jiangbing1975 发表于 2021-5-6 17:07
首先，我不清楚你的整个ESD架构是什么样子，我不能针对你的架构进行评价。
我想说的是“如果你电源和"地 ...

Design rule上明确说需要2级保护，16/7nm这些工艺可以在没有2级保护情况下只靠比较强的一级保护和RC-CLAMP抗住HBM和CDM？〉？？

chenthree723 · 发表于 2021-5-7 17:25:17

学习了。

ksj116 · 发表于 2021-5-9 07:05:03

scvready 发表于 2021-5-7 10:40
Design rule上明确说需要2级保护，16/7nm这些工艺可以在没有2级保护情况下只靠比较强的一级保护和RC-CLAM ...

foundry给的Design rule都是比较保守和大margin的。只要你HBM 和CDM的主泄放path保证足够低的阻抗（RC clmap+pwr/gnd diode），连接足够强没有弱点，是可以忽略二级保护电阻。但是IO到RX MOS gate的通路有电容，还是需要加cdm diode保护的，这个区别于HBM 二级保护。T-coin可以作为ESD泄放path，但是同样要考虑阻抗，EM和电路performance的折中。

模拟后端的小白 · 发表于 2021-5-10 09:50:43

大神

[讨论] 芯片级ESD防护设计答疑

站长推荐 /1