spectreverilog数模混合仿真中的毛刺

ningyuan198

各位，我用spectreverilog进行数模混合仿真，数字电路用的是RTL级代码（信号之间不存在延时），数字的工作频率为2MHz。仿真结果中，连接到模拟部分的数字输出信号，有些信号会偶尔出现毛刺（持续时间大概1ns），而且毛刺出现的时间点，并不在数字电路的工作时钟的触发边沿。
出现毛刺的数字输出信号不是固定的，而且时间点感觉上也是比较随机的。

请问，这种情况可能是数字代码的问题，还是仿真工具的问题，是否可以忽略？