斩波稳定运放，斩波技术问题

sea11038

模拟电路入门者 发表于 2024-3-11 17:09
大佬说的很对，但是我有一个疑问，信号经过两次斩波后会被调制到偶次谐波附近，这个偶次谐波的信号也要被 ...

当然也会被滤除的。奇次谐波就是斩波频率fc的1、3、5倍，偶次谐波就是2、4、6倍，典型的滤波器能把fc的谐波滤除掉，那么滤除2fc通常不成问题的。

模拟电路入门者

sea11038 发表于 2024-3-12 09:41
当然也会被滤除的。奇次谐波就是斩波频率fc的1、3、5倍，偶次谐波就是2、4、6倍，典型的滤波器能把fc的谐 ...

【新提醒】两次斩波后，信号是被调制到原来的位置还是调制到了偶次谐波附近 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

大佬请看我这个提问帖，您说偶次谐波和奇次谐波附近的能量都可以滤除，这是对的，根据仿真结果，使用高阶RC滤波器，的确都可以滤除，但是我使用开关电容陷波器，它的偶次谐波总是无法滤除，这是为什么，我猜测，因为开关电容陷波本身就是采样保持，会产生偶次谐波的的。
还有一个问题，信号经过两次斩波，理想情况下，应该是不变的，但是实际情况中，信号斩波后经过了运放，运放带宽有限，第二次斩波后，信号就会出现在偶次谐波附近，这是为什么呢，望解答

eeshang

sea11038 发表于 2024-1-24 10:28
斩波频率的选择，首先要看架构，通常来说失配导致的Vos可近似为DC信号，在这个帖子之前发的推导图里，是信 ...

前辈讲得好好！感谢前辈

eeshang

sea11038 发表于 2024-1-24 10:28
斩波频率的选择，首先要看架构，通常来说失配导致的Vos可近似为DC信号，在这个帖子之前发的推导图里，是信 ...

前辈您好，请问一下您这句话“如果输入是动态信号，本身对运放带宽有要求(建立精度)，那么斩波频率应大于等于带宽，通常会取2倍带宽甚至更高的斩波频率”是说“那么斩波频率应大于等于（信号）带宽”对吗？这样的话似乎没有分析“斩波频率可以大于运放GBW”的情况，您分析的另外两种情况（推导图的Vi+Vos放大斩波频率选择 与 BG电路架构斩波频率的选择）都是斩波频率小于运放带宽GBW。不知道我有没有哪里理解错了

sea11038

eeshang 发表于 2024-3-20 15:40
前辈您好，请问一下您这句话“如果输入是动态信号，本身对运放带宽有要求(建立精度)，那么斩波频率应大于 ...

之前的回复是在手机上的浏览器回复的，敲的内容有些长，字比较多，故语言叙述上有很多敲错的地方，在PC上看时才看到，还请见谅。正如题主所述，通常斩波频率都应小于运放带宽GBW，一般会小于GBW的1/2也是合理的，这也是建立的要求。


补充内容 (2024-4-15 09:24):
把斩波频率设置高于运放带宽GBW有时也可以，无非就是在斩波频率正反两个半周期工作时的建立都不好，但在输出时offset仍能正负抵消或经滤波后消除

eeshang

sea11038 发表于 2024-3-26 10:51
之前的回复是在手机上的浏览器回复的，敲的内容有些长，字比较多，故语言叙述上有很多敲错的地方，在P ...

明白了，谢谢前辈！

fires.wen

小福图 发表于 2024-1-27 15:56
另外还有一个问题就是，像bandgap内的运放，此时GBW不再是限制因素，但我看很多文章都说这时chopper频率 ...

因为闭环增益下降了从而引入的增益误差也越大了

yc1499656723

sea11038 发表于 2024-3-26 10:51
之前的回复是在手机上的浏览器回复的，敲的内容有些长，字比较多，故语言叙述上有很多敲错的地方，在P ...

                               
登录/注册后可看大图

前辈您好，看您对斩波这一块非常熟悉，想请教您一个问题，我直接把两个斩波器一前一后相连，来看看调制和解调的效果，发现解调出来的正弦波有这种尖峰，但是第一个斩波器调制的时候是没有明显毛刺的，这个还是时钟的原因么，因为这些尖峰其实就是出现在时钟切换出的，但是我这里用的是理想时钟啊，包括斩波器内部都是理想的0-1.8v的时钟，可能是什么问题呢？是因为时钟交叠么。谢谢

小白xx

sea11038 发表于 2024-3-12 09:41
当然也会被滤除的。奇次谐波就是斩波频率fc的1、3、5倍，偶次谐波就是2、4、6倍，典型的滤波器能把fc的谐 ...

你好，想问一下，为什么使用pss+pac仿真之后增益显著降低呀，甚至降低到原来的二分之一，改变斩波频率也依然增益非常低

sea11038

小白xx 发表于 2024-6-6 16:27
你好，想问一下，为什么使用pss+pac仿真之后增益显著降低呀，甚至降低到原来的二分之一，改变斩波频率也 ...

您指的环路增益吧？正常不会这样，是不是PAC仿真起始频率设置大了，有可能PAC仿真时主极点继续往更低频走，导致起始频率处的增益下降了？试试把起始频率改更小试试比如0.01Hz、0.001Hz、0.0001Hz等