斩波稳定运放，斩波技术问题

小福图

sea11038 发表于 2022-8-7 18:37
您这个留言下边有坛友又@我时才发现此问题可能某次看完后忘了一直没回复，sorry。。。同时@ihavenocat
斩 ...

想问一下大佬，在设计含有斩波稳定技术的带隙基准电路时，也看到有人设置斩波频率远大于整个环路带宽GBW，使输出电压形成锯齿波，然后用滤波器（感觉很多人用notch filter）使最后输出电压取中间值；想问一下这种也是可行的吗？如果可行，那斩波频率约为GBW的1/2跟斩波频率远大于GBW这两种情况的区别及优缺点分别是什么呢？且这两种情况各自应用在哪些方面比较多呢？

sea11038

小福图 发表于 2024-1-23 14:58
想问一下大佬，在设计含有斩波稳定技术的带隙基准电路时，也看到有人设置斩波频率远大于整个环路带宽GBW ...

斩波频率的选择，首先要看架构，通常来说失配导致的Vos可近似为DC信号，在这个帖子之前发的推导图里，是信号Vi+Vos同时被放大器放大A(f)，这种结构要求斩波频率必须要高于放大器带宽（按Vi被放大的建立精度要求约束的系统带宽），这种结构也是存在的，比如共栅结构的电流检测放大器；对用于反馈结构的运放斩波比如bandgap内的运放，Vbe电压信号本身接近DC也即信号本身频率很低，对运放的带宽要求并不高，运放的Vos基本也可认为是DC信号，此时主要的约束反而是低频噪声(如1/f噪声等)，因此使用斩波结构时运放带宽要保证能将低频噪声有效“放大”即可，通常运放随便设计一下带宽就几百KHz甚至上MHz了，这也完全满足对低频噪声进行放大的带宽要求，此时相当于用大马(大带宽的运放)拉小车(低频噪声)，故斩波频率可以低于运放带宽，说白了还是"信号+Vos+噪声"的带宽太低了，如果对低频噪声也不要求，基本就是DC信号放大了，带宽不是约束，不过bandgap的运放带宽通常也不会设计得太低，否则PSRR也会相应打折；如果输入是动态信号，本身对运放带宽有要求(建立精度)，那么斩波频率应大于等于带宽，通常会取2倍带宽甚至更高的斩波频率。

其次是滤波的约束，斩波频率越高则将Vos和低频噪声调制到的频率也越高，同样的滤波结构滤波越容易，滤波效果也更好；对于相同的Vos和足够的运放带宽，在采用V to I转换并对电容C充放电时，斩波频率fc=1/Tc越高则斩波输出的电压波动越小（I/C*Tc/2），滤波后的波动也会更小，但斩波频率高的话动态功耗也会大些，合理取舍即可。


补充内容 (2024-1-29 14:40):
sorry，敲字叙述有混乱带宽的地方...放大器带宽应为信号带宽，斩波频率通常取2倍信号带宽及更高，运放带宽GBW则应按建立精度要求高于斩波频率。

sea11038

小福图 发表于 2024-1-23 14:58
想问一下大佬，在设计含有斩波稳定技术的带隙基准电路时，也看到有人设置斩波频率远大于整个环路带宽GBW ...

notch filter除了正常的类似RC滤波的效果外还有对斩波频率陷波滤波的作用，可以看看对不同斩波频率的滤波效果以选择合适的notch filter开关频率和电容比。

小福图

sea11038 发表于 2024-1-24 10:28
斩波频率的选择，首先要看架构，通常来说失配导致的Vos可近似为DC信号，在这个帖子之前发的推导图里，是信 ...

大佬真的讲的很好，新手小白看了很久才大概看懂，能再咨询个问题吗？对于滤波的约束，斩波频率越高，噪声被调制到的频率也越高，但是噪声尖峰会越小，同时噪声精度（低频下的噪声值）会大，这是为什么呢？另外，我设计了一个带隙基准运放，加入斩波，（此时还未加低通滤波器）斩波频率为50k的时候，按道理50k左右的峰值是最高的，但不知道为什么，相反150k的峰值更高，有一点不理解是为什么？（若把斩波频率调为20k或者100k,图像还比较正常，要么只有斩波频率左右有一个峰，要么3倍fchopper频率处峰值小一点），我自己觉得是不是输出点负载电容的影响，因为150k左右刚好在那个坡那里，还希望大佬解惑

小福图

sea11038 发表于 2024-1-24 10:28
斩波频率的选择，首先要看架构，通常来说失配导致的Vos可近似为DC信号，在这个帖子之前发的推导图里，是信 ...

另外还有一个问题就是，像bandgap内的运放，此时GBW不再是限制因素，但我看很多文章都说这时chopper频率要小于GBW，我个人认为是因为chopper频率过高，增益会有所下降，确实我仿真后发现增益确实下降了，所以想问问此时增益下降的原因是什么啊？

sea11038

小福图 发表于 2024-1-27 15:19
大佬真的讲的很好，新手小白看了很久才大概看懂，能再咨询个问题吗？对于滤波的约束，斩波频率越高，噪声 ...

50KHz和150KHz不知道是不是仿真精度的问题，可以参照下面帖子里我的回复试一试？

斩波运放pstb仿真，相位上下跳动，低频增益都是尖峰 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -
其他问题还没思考。

sea11038

小福图 发表于 2024-1-27 15:56
另外还有一个问题就是，像bandgap内的运放，此时GBW不再是限制因素，但我看很多文章都说这时chopper频率 ...

我原先的回复修正了，参考补充内容。运放的闭环带宽或-3dB带宽频率处增益会下降-3dB，斩波频率也是工作频率，升高时闭环增益也会随之下降。

小福图

sea11038 发表于 2024-1-29 20:46
50KHz和150KHz不知道是不是仿真精度的问题，可以参照下面帖子里我的回复试一试？

斩波运放pstb仿真，相 ...

确实是仿真精度的问题，如果pnoise扫描频率范围起点我减小了点图像就不一样了

模拟电路入门者

sea11038 发表于 2015-8-11 23:22
输入信号先经过斩波调制到奇次谐波上去，而输入噪声未经调制，信号和噪声一起经运放处理后再通过斩波调制， ...

大佬说的很对，但是我有一个疑问，信号经过两次斩波后会被调制到偶次谐波附近，这个偶次谐波的信号也要被滤除吗，但是我的仿真结果显示，很难滤除掉啊，这里的信号太大了，很少有人讲斩波后的滤波器啊

sea11038

模拟电路入门者 发表于 2024-3-11 17:09
大佬说的很对，但是我有一个疑问，信号经过两次斩波后会被调制到偶次谐波附近，这个偶次谐波的信号也要被 ...

当然也会被滤除的。奇次谐波就是斩波频率fc的1、3、5倍，偶次谐波就是2、4、6倍，典型的滤波器能把fc的谐波滤除掉，那么滤除2fc通常不成问题的。