斩波稳定运放，斩波技术问题

sea11038

小白xx 发表于 2024-6-7 13:55
斩波的频率是小于开环状态下的带宽，想看一下加入斩波之后的增益，是应该用闭环电路仿真吗，那可能是电路 ...

是电压放大器么，如果开环放大增益高或者DC偏置不合理的话输出可能饱和顶到电源或地会导致增益下降很多

牛利尔

sea11038 发表于 2024-3-26 10:51
之前的回复是在手机上的浏览器回复的，敲的内容有些长，字比较多，故语言叙述上有很多敲错的地方，在P ...

您好，我觉得一般讨论的应该是运放的-3dB频率，而不是GBW。因为一般运放是闭环用的，而且我们说运放的增益保持一个常数，这个范围应该是在-3dB内

wewill

sea11038 发表于 2024-1-24 10:28
斩波频率的选择，首先要看架构，通常来说失配导致的Vos可近似为DC信号，在这个帖子之前发的推导图里，是信 ...

对用于反馈结构的运放斩波比如bandgap内的运放，Vbe电压信号本身接近DC也即信号本身频率很低，对运放的带宽要求并不高，运放的Vos基本也可认为是DC信号，此时主要的约束反而是低频噪声(如1/f噪声等)，因此使用斩波结构时运放带宽要保证能将低频噪声有效“放大”即可，通常运放随便设计一下带宽就几百KHz甚至上MHz了，这也完全满足对低频噪声进行放大的带宽要求，此时相当于用大马(大带宽的运放)拉小车(低频噪声)，故斩波频率可以低于运放带宽，说白了还是"信号+Vos+噪声"的带宽太低了。

请问前辈，为什么说用于bandgap内的斩波运放，运放的带宽要保证将低频噪声有效"放大",这句话是什么意思

sea11038

牛利尔 发表于 2024-6-9 22:30
您好，我觉得一般讨论的应该是运放的-3dB频率，而不是GBW。因为一般运放是闭环用的，而且我们说运放的增 ...

嗯，对于单主极点系统近似计算可认为闭环BW-3dB=开环GBW，若有反馈系数F的话就是BW-3dB=F*GBW，描述上有些简略了。

sea11038

wewill 发表于 2024-6-10 15:39
对用于反馈结构的运放斩波比如bandgap内的运放，Vbe电压信号本身接近DC也即信号本身频率很低，对运放的带 ...

有效放大是指不失真，如果运放带宽很小比如低于闪烁噪声和热噪声的转折频率则不足以将低频噪声“不失真”地放大，则低频噪声经运放放大输出就是“失真”的，对于电压放大器的斩波可能本身就存在误差。如果是对跨导放大器斩波(V to I再积分)，则斩波频率至少也应大于转折频率，同时可能也要大于跨导放大器的带宽以使斩波输出范围合理。

小白xx

sea11038 发表于 2024-6-9 16:15
是电压放大器么，如果开环放大增益高或者DC偏置不合理的话输出可能饱和顶到电源或地会导致增益下降很多
...

好的，非常感谢您的解答

wewill

sea11038 发表于 2024-6-11 09:23
有效放大是指不失真，如果运放带宽很小比如低于闪烁噪声和热噪声的转折频率则不足以将低频噪声“不失真” ...

前辈，您好。我是将chopper+notch filter用于BGR电路中。BGR电路只有chopper不加notch filter时，低频环路增益比不加chopepr和不加notch filter的BGR的环路增益降低2dB左右。但是加入chopper和notch filter的BGR在相同的位置加入iprobe时，低频环路增益相比只加入chopper而不加notch fillter的BGR的环路增益降低了30dB左右，而且换iprobe的位置时，低频环路增益相差很大。请问这是什么原因

sea11038

wewill 发表于 2024-6-19 13:40
前辈，您好。我是将chopper+notch filter用于BGR电路中。BGR电路只有chopper不加notch filter时，低频环 ...

是pstb仿真结果的差异结果么，两个仿真的带宽有什么差异？

wewill

sea11038 发表于 2024-6-19 22:52
是pstb仿真结果的差异结果么，两个仿真的带宽有什么差异？

是pstb的仿真结果。我是将下图的CM密勒电容换成从VG1端口接到电源VDD的电容Cc，iprobe接在了VG1之后，也就是Cc电容之后,最上方PMOS管的栅极处。第一种情况stb仿真：不加入chopper和chopper,低频环路增益为75dB左右，环路增益的3dB带宽为13.5Hz左右，环路增益的单位增益带宽为69KHZ左右 ，相位裕度为87.5°左右；第二种情况pstb仿真：只加入chopper不加入notch filter,低频环路增益为73dB左右，，环路增益的3dB带宽为14.4HZ左右，环路增益的单位增益带宽为69KHZ左右，相位裕度为87.5°左右，第三种情况pstb仿真：加入chopper和notch filter,低频环路增益为43dB左右，环路增益的单位增益带宽为54kHZ,环路增益的3dB带宽为360HZ左右，相位裕度为62°左右。
同时我又将iprobe放在了notch filter的输入也就是运放的输出端口V1处，，环路低频增益为72dB左右，环路增益3db带宽为12HZ左右，环路增益的单位增益带宽为54KHZ左右,相位裕度为62°左右，但是相位裕度曲线是从0°开始上升，不知道iprobe放在哪个位置是正确的，还请前辈指点一下.

sea11038

wewill 发表于 2024-6-20 18:58
是pstb的仿真结果。我是将下图的CM密勒电容换成从VG1端口接到电源VDD的电容Cc，iprobe接在了VG1之后，也 ...

电路里只画了一个chpper模块，只是示意吧？不知道运放的具体结构是怎样的，以及chpping和notch filter的频率和相位关系，还有就是Miller补偿电容改为接VDD是否影响补偿。假定电路设计和仿真设置没有问题，iprobe通常应放置在能完全断开所研究的反馈环路的“单点”位置上，否则仿真结果可能不是所想要看到的真实情况，尤其是在电路有多个环路或复杂环路时。notch filter里有两个接VDD的电容，放在notch filter输入和输出的仿真结果可能是不同的，因为在高频下电容相当于短路，将iprobe的“源端”电路用电容短路和将“负载端”用电容短路对环路产生的效果是不同的(高频)，如果电容短路会引入新的环路或对环路的结构产生影响，那么iprobe的放置位置就需要留意，如果影响是在很高频才体现出来倒是可以忽略，如果是在带内或带宽附近则需要分析。从你的电路来看，放在V1处是较合理的位置，另外你可以试试将iprobe放置在VG1节点Cc电容前边和后边看看仿真波形有否区别，不过感觉你放置位置不同导致的仿真差异有些大，有些奇怪。相位曲线从0°开始上升，可能的原因一个是iprobe放置位置，还有就是一些坛友提到的电路中cascode管的Bulk接的位置(接电源/地与local tie)，这些如果造成了与理想分析时的环路的结构的不同，那么就会导致相位出现变化，仿真器毕竟不是人，不会想当然，只会依据电路的实际情况和具体设置来计算，出现差异还是需要人来分析。