在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3347|回复: 4

[求助] set_clock_gating_check什么时候使用【已解决】

[复制链接]
发表于 2015-8-1 23:14:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 shajingwang 于 2015-8-2 12:40 编辑

set_clock_gating_check 这个命令是不是在DC的compile或者compile_ultra之前使用,是给ICG的enable pin设置margin用的,
有点类似uncertainty的感觉;  而不是在compile或者compile_ultra之后用的?
发表于 2015-8-1 23:27:10 | 显示全部楼层
对于integrated gating cell 的输入clk,不需要设置,因为里面自带了timing-arc.
对于用与门(或其他)的gating cell 输入clk,那么需要设置一下,因为与门的两个pin 之间没有timing-arc
 楼主| 发表于 2015-8-2 09:33:59 | 显示全部楼层
回复 2# znxxznx

那如果是ICG的,因为其enable pin也有 setup和hold的check,如果想给enable pin留一些margin,怎么留
发表于 2015-8-2 12:31:33 | 显示全部楼层
就是用这个命令 增加额外的margin的,  缺省是0值
 楼主| 发表于 2015-8-2 12:39:56 | 显示全部楼层
回复 4# icfbicfb
恩 看来我理解对了 谢版主!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 01:31 , Processed in 0.019852 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表