在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3040|回复: 7

[求助] 为clock gating cell的enable pin的setup或hold 留裕量的问题

[复制链接]
发表于 2015-12-18 20:29:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
DC中命令:set_clock_gating_check 和 set_clock_gating_style 都有-setup/-hold 选项,请问下这两个有什么区别吗?
man了下,感觉都是为clock gating cell的enable pin的 setup或hold留裕量啊?
发表于 2015-12-20 16:10:43 | 显示全部楼层
对,通常在place的时候使用,-setup多些余量

写成0 就是没有余量的意思
 楼主| 发表于 2015-12-20 16:45:01 | 显示全部楼层
回复 2# icfbicfb

也就是说 这两个命令时同样的效果么?
发表于 2015-12-21 14:58:50 | 显示全部楼层
后端没有style这个命令,  只有check这个
 楼主| 发表于 2015-12-21 21:43:32 | 显示全部楼层
回复 4# icfbicfb

DC工具有的,DC工具这两个命令都有,如果我想在DC综合的时候,为icg的enable pin留margin,是否这两个命令都可以呢
发表于 2015-12-22 11:12:47 | 显示全部楼层
我们一般用set_clock_gate_latency这个
发表于 2016-1-27 13:58:21 | 显示全部楼层
增加margin
发表于 2016-1-27 15:37:02 | 显示全部楼层
clock gating cell 的enable 端一般为timing critical path, 因此需要提前留些裕量为timing close
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:58 , Processed in 0.027269 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表