always @ * 是什么意思啊

next_1234

在verilog中看到如下
always @(*)
begin
       output = 8'b0;
       output[input] = 1'b1;
end

这里的* 代表什么意思啊？

谢谢大家

cakeok

好象是指 任意电平跳变吧

pmdddd

The always @* procedural block will eliminate the need to list every single always-block input in
the sensitivity list. This enhancement will reduce typing, and reduce design errors. The intent was
to reduce effort when coding combinational sensitivity lists and to reduce opportunities for coding
errors that could lead to a pre-synthesis and post-synthesis simulation mismatch.

简单的说就是: *表示在该模块中敏感的所有电平信号

elselook

jichu 的书上有

dsfan

表示该模块对系统中的所有电平信号都敏感！！

ruxier

所有敏感信号

simbarq

表示包括了该模块中出现过的所有敏感电平

yoyo1234

敏感变量列表

john-deng

学习了
好象是第一次看到

FLEXcertifyd

不够严谨的coding方法，仿真速度会很慢，综合要看综合器的支持程度。不建议使用