always @ * 是什么意思啊

dreamscome · 发表于 2007-8-21 10:46:02

v2k.....

haha136120 · 发表于 2014-2-20 15:07:16

always@*表示对该always过程中所有用到的输入信号电平敏感

deerzhang · 发表于 2014-2-20 16:12:30

在该模块当中，所有的敏感信号

教父 · 发表于 2014-2-21 13:33:03

敏感列表，有的时候在写逻辑的时候，在下面用到的信号，有可能忘记添加到敏感列表里面，这样的对综合会有一定的影响，用*代替的话，综合工具会自动去将逻辑中所有的信号都列入敏感列表里面。

neufeifatonju · 发表于 2014-2-21 14:17:33

12楼的准确

alichen · 发表于 2014-11-30 15:43:07

非常感谢

生为鸿妍 · 发表于 2015-7-7 18:28:41

好像是说所有敏感信号，只要任何一个发生变化就会引起跳变

wsz561208 · 发表于 2015-7-24 20:26:31

always@(*)在很多公司的代码规范中是不允许的，建议大家不要用。

d6821_021362 · 发表于 2015-9-28 11:22:29

应该是对always块内的信号的一直省略写法，感觉像是assign的一种变形

kka · 发表于 2015-9-29 11:20:42

這是verilog 2001新加入的寫法
指的是在這個always block 當中所有的input list有改變的時候.此block就會被觸發
這個寫法可以避免該血而漏寫的時候...會當成latch 電路

站长推荐 /2