在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1383|回复: 1

[求助] 请问一下testclk的设定

[复制链接]
发表于 2015-5-24 15:59:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
露珠很晕,为什么testclk常见的都是这种设定,默认period 100ns,

set_dft_signal -view existing_dft -type ScanClock -timing {45 55} -port Clk


45ns的时候上升沿,55ns的时候下降沿


testclk这样有什么好处么,这样duty cycle的时钟,不会觉得很奇怪么?


请各位大侠指教,谢谢!
发表于 2015-5-25 09:36:27 | 显示全部楼层
dft就是这么干的, 你才开始学
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 12:03 , Processed in 0.015944 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表