在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1770|回复: 2

[求助] 同一个master clock 下的generated clk 不能设成异步?

[复制链接]
发表于 2016-3-4 13:54:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
master clock 下的generated clk 设成异步,gca检查会报错,但他们之间的确是异步的,这个问题怎么解决?

Consider a scenario where two generated clocks with the same master clock are declared asynchronous:
create_clock -period 4 clk1
create_generated_clock -source clk1 -divide_by 2 clk2
create_generated_clock -source clk1 -divide_by 4 clk3
set_clock_groups -asynchronous -group {clk2} -group {clk3}
发表于 2016-3-4 21:11:37 | 显示全部楼层
以实际为准,GCA只是辅助工具
发表于 2016-3-7 09:12:07 | 显示全部楼层
同源的clock  default是同步的,设false path好了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:25 , Processed in 0.017908 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表