新手求助，关于PLL 设计及spur测试

忘了用户名 · 发表于 2015-10-10 09:30:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人刚接触PLL设计和测试，有两个问题求前辈们指导。
1、大家在表征PLL jitter时方式不同，不同参数也许可以做相互转换。但是现在常说low jitter PLL，一般用什么参数描述？rms jitter? period jitter?Phase noise?个人感觉，因为jitter是时域量，从数据建模推导来说，jitter应该随频率不同会有不同，那么如果是可编程PLL（频率可变），jitter该怎么描述？
2、在测试PLL的spur时，因为PLL是经分频器输出的，那么频谱分析中应该主频是分频后的频率，那么该怎么准确的体现PLL真实的spur呢？

不好意思问的有点多了，期待前辈们指导，谢谢！

lwjee · 发表于 2015-10-10 10:22:02

一般说特定输出频率下的，RMS Jitter。每二分频，噪声减小6dBc

忘了用户名 · 发表于 2015-10-10 10:45:32

回复 2# lwjee

非常感谢！另外，在做PLL设计仿真时我仿的是rms jitter, 理论推导PLL 的输出端和其经分频后的输出端得到的jitter应该有一个特定的关系，但仿真结果却并不是这样的，是什么原因？当然测试时只能看到分频后的结果。
时常看到你这个美女头像为新手答疑解惑，再次谢谢！！

lwjee · 发表于 2015-10-10 12:22:48

不知道你怎么仿真的。如果divider的噪声很小是一般是这个理论。你是仿真PSS，Pnoise吗

[求助] 新手求助，关于PLL 设计及spur测试

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2