请教，同一张wafer上不同dies的LDO输出差异很大，可能的原因？

rev2012 · 发表于 2013-12-25 12:56:03

本帖最后由 rev2012 于 2013-12-25 13:35 编辑

回复 rev2012

既然都做了启动电路，为什么不用上？还要断开？不理解。
vdslafe 发表于 2013-12-25 12:22

登录/注册后可看大图

欠考虑了，xiaowanzi88说得对，应该加启动电路，无谓为了一点面积和电流去冒这个险。

semico_ljj · 发表于 2013-12-25 17:23:24

有意思的讨论不错

hszgl · 发表于 2013-12-25 18:33:30

回复 56# xiaowanzi88

在测试程序中加了缓慢上电的语句，跑了一张wafer，良率上升到95%（计入了边缘的废片，如果边缘不计可以达到98%以上）。看来是上电过快导致不启动的问题。外接个电容就容易解决了。
但是如果把LDO out限制到±5%的话就只有惨淡的60%了。。。

hszgl · 发表于 2013-12-25 18:33:58

回复 61# vdslafe

是的，应该是Bias没有打开。

hezudao · 发表于 2013-12-25 23:55:39

其实我很好奇你怎么过的design review. 没做mc，没有starup,,,你老板完全放羊不管吗？

hszgl · 发表于 2013-12-26 21:10:20

回复 66# hezudao

关于Start up，bandgap的startup老板和我一样认为没有必要，所以没加。做在pre Regulator里的Bias的startup结构中电容用的是HV mos，电容的variation比较大，所以才出现有的能开启有的不能开启的现象。
如果我能做MC，那么上面那个variation的情况应该就能仿真出来了，但是没有模型。所以只有硬着头皮上了。你不也建议说先做个电路测试一下，这不就是在测试么。
关于老板，我们不是专业做IC的。是做传感器的，做的IC是为传感器服务的。

hezudao · 发表于 2013-12-26 21:14:57

回复 67# hszgl

只能说可怜呐

hszgl · 发表于 2013-12-26 21:27:46

回复 68# hezudao

那老兄你也不可怜可怜我，施舍点建议？

semico_ljj · 发表于 2013-12-27 10:35:05

启动电路又不太占面积，不太好省吧
老板居然同意这个思路

vdslafe · 发表于 2013-12-27 10:39:56

回复 70# semico_ljj

我有遇到过这样的：）

[求助] 请教，同一张wafer上不同dies的LDO输出差异很大，可能的原因？

站长推荐 /2