关于Folded-cascode中，input-cascod管子作用的直观分析！

CmosLgh · 发表于 2022-5-25 17:01:38

学习了666喔！

敬山一休 · 发表于 2022-5-30 17:30:42

kboost 发表于 2013-10-10 18:35
楼主的节点阻抗求错了，cascode节点的阻抗就是1/（gm+gmb），楼主可以参考Razavi（虽然楼主很不爽）P59页的 ...

这个地方应该是有前提的就是共栅极的本征增益是要大于共栅管漏端看到的电阻RS的，否则是不能约等于1/（gm+gmb）的

狄铁铁 · 发表于 2022-5-30 22:21:08

学习了学习了

tianruo · 发表于 2022-6-18 14:24:09

aqishisi的理解方法更加简单明了，作为结论应用到实际设计中更为直接有力。 JoyShockley犯的错误在于他认为低频下折叠点是高阻，算零极点的时候需要考虑；但是在算非主极点的时候，频率早已经过了主极点，负载电容已经起作用作为一个交流地的角色了，这个时候折叠点看到的岂不就是1/gm么？

一叶孤舟丶 · 发表于 2022-6-18 19:48:56

我的理解是这样的，我们都知道可以通过增大Folded-cascode输入管的尺寸来减小噪声，但大的WL的寄生电容会比较大，这会使得折叠极点的电容比较大，从而会降低折叠极点的频率，但为了需要一个好的相位裕度，我们会想希望这个折叠极点在高频处，至少要大于GBW,分析这个折叠极点，用密勒近视为1/RC，其中在折叠极点看到的阻抗R主要为M8的输出阻抗1/gm8，电容为输入管寄生电容，由WL决定，这个时候可以通过在输入管上方叠加共源共栅管来屏蔽输入管的寄生电容，也就是图中的M4和M5，主要是拿来屏蔽输入管的寄生电容的，这个时候M4和M5的宽长可以小一点，这样M4M5对折叠极点的C就会比较小，从而折叠极点1/RC可以处于高频处

rfyong · 发表于 2022-9-19 08:54:23

多谢分享！

JinBYong · 发表于 2022-9-19 11:29:41

bozm 发表于 2016-2-1 04:08
受教了，说一下我现在的想法。我觉得用某一节点的RC time constant估算pole，zero时要小心。pole，zero就在 ...

说的非常好

knowworlds · 发表于 2023-7-22 16:38:30

这里最离谱的问题就是输入对管的drain端节点看到的是一个高阻，应该是胡老师当年模拟还不牢靠的时候，folded cascode输入对管输出drain端接到了M8 M9的source。source端自然是一个低阻1/gm。Razavi应该已经懒得解释这一点了。好多人都没指出来，低阻1/gm的量级基本都在k级，那么极点肯定在带宽外。

Halsone · 发表于 2023-8-26 16:11:32

谢谢很有用

z3phyr · 发表于 2023-8-28 13:36:02

knowworlds 发表于 2023-7-22 16:38
这里最离谱的问题就是输入对管的drain端节点看到的是一个高阻，应该是胡老师当年模拟还不牢靠的时候，folde ...

最离谱的是讨论了几年都没有人拿仿真结果来验证一下？

这帖子都快变成哲学讨论了，零极点的位置还能跟观测频率有关？

[原创] 关于Folded-cascode中，input-cascod管子作用的直观分析！

浏览过的版块

站长推荐 /2