在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3937|回复: 2

[求助] Altera FPGA中DDR3 硬核指的是什么?MPFE的功能是?

[复制链接]
发表于 2013-7-17 12:28:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT.因为刚开始学一些FPGA相关的东西。所以好多都搞不太清楚。
比如硬核和软核这块还不是非常理解。还有MPFE这个模块的功能?
记得Quartus II 12.1里面DDR3的IP核是UniPhy,这个接口又起到了什么作用?
还有Avalon-MM总线,好多都不是很理解啊。
求大家帮忙了!谢谢大家呀
发表于 2013-7-18 11:13:26 | 显示全部楼层
建议你仔细读读你选用芯片的datasheet或者userguides
发表于 2013-8-2 19:01:57 | 显示全部楼层
自己先看看手册吧!论坛这方面资料很多的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:26 , Processed in 0.017407 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表