ADPLL设计

semico_ljj · 发表于 2012-11-7 10:43:30

直接和作者沟通

seu_novak · 发表于 2012-11-9 11:17:51

回复 9# cyydx

楼主，你的DCO打算用数字集成电路设计流程实现还是自己搭模块呢？我看论文里面大多用数字流程是实现的？这两者有什么区别呢感觉既然是数字锁相环用标准单元实现的数字电路的话个人觉得最好还是走数字流程可是我们这边的博士建议自己搭电路囧啊

cyydx · 发表于 2012-11-9 11:50:26

回复 12# seu_novak

我做2.4G的，估计要用LC DCO，必须得自己设计了
环振的话可以采用标准单元，我在文章中读到过这样的设计，但是这时候经过自动布局布线之后连线等引入的寄生电容问题需要考虑，若人工来做可以从前端到后端都优化设计

cyydx · 发表于 2012-11-9 11:55:50

回复 12# seu_novak

你们TDC也用数字流程设计，使用标准单元？我见到的都是full-custom方法设计的啊？
你们还有博士学长啊，羡慕，我这里只有学弟了...

lwjee · 发表于 2012-11-10 20:30:37

没搞过ADPLL。但我也想试试SDM的小数分频，不知楼主找到什么有用的资料没。
爱莫能助啊。

jzxxx · 发表于 2012-11-11 00:27:10

看别个做的在mos管源级加入电容，等效到tank的电容会非常小，可以实现小步进，而不需要SDM

jzxxx · 发表于 2012-11-11 00:29:45

听过Bogdan 讲过两次ADPLL，玄幻得很。现在还在LC VCO 阶段。。他讲得离散时间接受更玄幻。。。

vlsi1217 · 发表于 2012-11-11 08:41:20

Bogdan 的Career path蛮有意思

seu_novak · 发表于 2012-11-12 15:46:28

回复 16# jzxxx

把变容管搬到源极缺点是牺牲电流换取分辨率功耗较大啊现在趋势是低功耗所以DSM相比还是有优势

seu_novak · 发表于 2012-11-12 15:57:56

回复 13# cyydx

我是说DCO中的DSM啊我看分数分频器里和这差不多的MASH结构的ＤＳＭ都是用数字流程实现的　斯塔切夫斯基的貌似也是这样你觉得呢？

[求助] ADPLL设计