ADPLL设计

hezudao

回复 27# 211lili


    ,,,,,,,,,,,,,

hezudao

回复 27# 211lili


  我很好奇你说  STASZEWSKI的构架不实用，你商用的又是什么构架。你做过三款，到底做过里面的什么阿？别的是商业机密，pn和spur应该不是吧。说来大家听听。

211lili

回复 32# hezudao


    我没做过三款，架构只有一个，只是被应用在不同的工艺不同的场合等。
    Pn和Spur的话，其实最主要取决于你采用什么DCO，什么样reference,什么样的TDC， 什么样feed-back divider， 以及针对不同应用场合的隔离，电源供应等等。一个良好设计的架构，是不会由架构本身的缺陷而带来PN和Spur. 其实现在通用的所有PLL，不管analog 还是 all digital, 这些都是主要造成PN和supr的因素。

hezudao

回复 33# 211lili


    我只想知道你做到什么水平。

211lili

我只能说，满足产品应用spec的水平。
具体ADPLL能做到什么水平，你可以去参考ISSCC论文上的指标

hezudao

回复 35# 211lili


    我只想看看你说和别人不在一个level,你自己到底什么档次，这些东西好像没什么遮遮掩掩的吧。估计让你带徒弟，徒弟都得饿死。

211lili

回复 36# hezudao


    那你认为什么是高水平，什么是低水平？
    在模拟芯片的设计中，性能、功耗、面积，永远是一个trade off. 如果你只会去比较什么PN、SPUR这种表面的东西，那你永远都只是一个初学者。
    你不比别人聪明，在同一工艺条件下，你能优化做到的指标，真正的模拟工程师们都能做到。但对具体的产品SPEC来说，要明白怎么样去选择各个模块的最优指标。你性能比别人好一倍，功耗比别人大一倍，你认为就是一个高水平的设计者吗？
    还有，我不是遮遮掩掩。换了你，你会把你产品的spec去告诉一个不相干的人吗？
    至于教徒弟会饿死这件事，模拟这个领域还是需要真正有领悟力的人来做的，不然再怎么教，徒弟也会饿死。
    OK，和你的这个话题就止打助，我已无力吐槽。。。。

hezudao

回复 37# 211lili


    看你的回复，说实话我觉得你不懂adpll.很多指标不是简单牺牲其他指标就能换来的。做一个400fs和2ps的adpll难度是差很多的。我就纳闷什么叫产品spec不能说，你不说应用谁知道是干吗用的。当然如果你能列明工艺，面积，功耗，可以对你的设计更全面的评价。别整天拿各种trade off忽悠人。一个好的系统设计确实可以降低模块的设计压力，但并不是说模块指标就没有简单的好坏之分。我只是看你号称有六年adpll经验，相看看高人到底啥水平。在外企里做做migration或者设计pll里bandgap也号称什么都做过的确实不少。

hezudao

回复 37# 211lili


    模拟射频发展到现在还真不需要太多领悟力，你太抬举模拟了。

211lili

回复 39# hezudao


    你做过产品？不知道很多芯片是有测试模式，只有公司人员知道，用来测内部模块性能？
    模拟射频不需要领悟力？国内有几家公司能自主做出相对简单的WIFI？或使用很广的手机RF前端？其他那些被国外厂商垄断的高性能模拟IC就不说了。你知道中国有多少比例的模拟IC靠进口吗？随便挑一个这个里面国家急需的模拟IC，你做得出来吗？
    按你的态度，如果你已在业内，那永远也只会是一个底层做杂活的小工。如果你还是学生，建议你入行要谨慎。
    我就不明白了，你还在纠结于一个200fs或2ps?这是jitter，还是TDC的精度？
    你可能看过几篇ADPLL的论文，还是奉劝你，做东西和看文章，都要看到本质，不要刚学了几句名词就自以为得到了全部。