自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】

gzy19750510 · 发表于 2014-9-11 22:09:50

想跟您请教点东西，不知可否，我的QQ是：1012419130，谢谢啊！

gzy19750510 · 发表于 2014-9-11 22:14:25

我在研究OFDM光通信，不知能跟楼主请教点东西不？

wanghongjin · 发表于 2014-9-26 16:48:32

楼主说的手动PR之前在产品调试的时候有用到，当时时序太紧张只能在planner中手动调整一些关键reg的位置，这种方法尤其在小容量的CPLD中很有效，不过悲剧的是产品量产的时候部分产品就出现不稳定的问题了

phxwings · 发表于 2014-10-1 22:10:44

这个控制器的代码量大吗？大概在什么规模？

suibianle · 发表于 2015-1-6 13:14:02

zhiloulouzhu

nickatusst · 发表于 2015-1-19 10:50:00

膜拜下牛人，

受益匪浅

lbcumt · 发表于 2015-1-19 14:31:25

刚入门FPGA，一直对时序约束不是很清楚，很希望能够看一下大神的时序约束文件，学习一下，不知道是否能够传上来？

insunshinecn · 发表于 2015-1-21 17:33:41

mark下，有时间拿个笔仔细研读

fj773 · 发表于 2015-1-25 23:04:19

回复 1# Timme

从头到尾都是自己写的？？？？没有用IP？？

hxx52021 · 发表于 2015-4-10 11:11:58

回复 163# kskfrank

PHY做出来了吗

[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】