自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】

Holon_zhang · 发表于 2015-6-4 09:36:31

这个帖子够我看好几天的

小黄人 · 发表于 2015-10-13 18:02:02

回复 5# ysxiliu

非常棒

sam_h1973 · 发表于 2015-10-17 22:26:02

回复 56# kaiseradler

谢谢，下载研究看看

董小三 · 发表于 2015-10-19 21:46:36

timme哥，看了你的贴子，真是顶礼膜拜呀，小弟最近在做ddr2的控制器，目前在做FPGA验证，需要自己写phy，您写的思路没看懂，实在不知如何下手，想学习您代码参考一下，能不能发我一份，多谢！286495239@QQ.com

mapleslove · 发表于 2015-12-1 00:12:43

太牛了，必须顶起！

songchao236 · 发表于 2015-12-1 09:55:14

回复 1# Timme

谢谢楼主楼主好人

董小三 · 发表于 2015-12-2 06:40:09

请问大咖们，五级延时链到底是什么东东？能否用5级D触发器代替？

15528017187 · 发表于 2015-12-2 15:33:59

受益匪浅，刚接触时序

dong_瞬 · 发表于 2015-12-13 23:17:27

楼主对时钟树插buf的经验是否能总结传授一下经验，怎么插buf,保证不违例，以及线宽之类的要求。谢谢了

flyhouse112 · 发表于 2015-12-21 19:38:31

MARK~~~~~~~~~~

[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】