在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6175|回复: 17

[求助] CTS 优化不下去.

[复制链接]
发表于 2011-9-4 20:56:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在做时钟树的时候,icc里面报出如下log文件

  Beginning Phase 1 Design Rule Fixing  (m
ax_transition)  (max_fanout)  (max_capacitance)
  ------------------------------------

   ELAPSED            WORST NEG TOTAL NEG  DESIGN                             MIN DELAY
    TIME      AREA      SLACK     SLACK   RULE COST         ENDPOINT            COST
  --------- --------- --------- --------- --------- ------------------------- ---------
    0:00:19   21571.3      3.91      39.1     210.7                                0.00
    0:00:31   22160.9      3.91      39.1     206.8 top/sub1/sub2/..._reg[12]/D -11384.68
    0:00:45   23202.2      3.91      39.1     206.8 top/sub1/sub2/..._reg[13]/D -10736.12

后面的负值减小的过程中,芯片的利用率已经到100%了,fail.

请问是什么原因,后面的min delay cost是说的hold violation吗?
为什么会有这么大的负值?约束不合理,还是?


先行谢过各位了!
发表于 2011-9-5 08:40:25 | 显示全部楼层
面积用光了,放不下东西了。
 楼主| 发表于 2011-9-5 13:13:29 | 显示全部楼层
回复 2# hawkz


    thanks hawkz, could you give me some detailed info:

1.the utilization after placement is 60%, the 40% left is not enough for CTS optimizations?
2.and negative slack is hold violations or ?

regards.
发表于 2011-9-5 15:49:09 | 显示全部楼层
按照你Placement的时候Utilization是60%,到了CTS变成100%是显然不正常的,普通设计增加个5%就了不得了,所以建议你还是仔细研究下你的Clock结构和CTS spec file的用法,肯定是有错的地方。

另外你也要查查你做timing optimization有没有问题,先不用管violation了,你都没面积了,有violation也没办法,不过到最后Hold violation是不能有的。
 楼主| 发表于 2011-9-5 16:56:33 | 显示全部楼层
回复 4# hawkz


    thanks again. and I would be most appreciate if your could offer some additional help:
(1), could you please explain the negative slack presented in the log files of ICC
(2), could you offer some suggestions on where to check:
     a, SDC file is not properly defined? for hold checks on the input and output, I left 20% clock cycle for input/output delay.
     b, CTS target is not right?
     or any other possible reasons?

regards.
发表于 2011-9-5 22:20:37 | 显示全部楼层
不好意思我不熟ICC,还是等坛子里其他ICC高手来解释。不过我想说的是你这个结果很不正常,所以不必拘泥于工具的报告,而应该检查一下你的Netlist和sdc,看你的时钟定义是不是对?有没有遗漏?

像你log里面的Slack多半是因为sdc的设置错误造成的,正所谓garbage in,garbage out不是吗?
 楼主| 发表于 2011-9-6 07:40:58 | 显示全部楼层
回复 6# hawkz


    Thanks again.
发表于 2011-9-6 11:23:55 | 显示全部楼层
min delay 是hold timing,有可能是fix hold造成的饿,

请不要一步做clock_opt  因为他包括cts和opt,

一般是clock_opt -only_cts

set_fix_hold [all_clocks]
psynopt
 楼主| 发表于 2011-9-6 23:51:22 | 显示全部楼层
回复 8# icfbicfb


    thanks icfb,

that's what I did, and the report is generated during clock optimization.
发表于 2011-9-6 23:54:12 | 显示全部楼层
so , please divide clock & opt to seperated steps ,

first make sure before opt the utilization is reasonable , save as a backup cell ,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-17 01:52 , Processed in 0.037640 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表