在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 54809|回复: 152

[原创] PLL学习历程—敬请高手指点

[复制链接]
发表于 2010-10-14 15:00:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 mustangyhz 于 2010-11-30 09:51 编辑

PLL学习历程全程记录,请高手多多指教!
发表于 2010-10-14 15:03:33 | 显示全部楼层
thnaks for sahring
发表于 2010-10-14 15:05:30 | 显示全部楼层
回复 1# mustangyhz


    thanks for sharing
发表于 2010-10-14 15:07:30 | 显示全部楼层
thanks for sharing
 楼主| 发表于 2010-10-14 15:12:22 | 显示全部楼层
pllmml003.tar (450 KB, 下载次数: 505 )
 楼主| 发表于 2010-10-14 15:15:07 | 显示全部楼层
本帖最后由 mustangyhz 于 2010-11-30 09:51 编辑

回复 1# mustangyhz


   看了“Design Methodology for RF CMOS Phase Locked Loops”照着里面给的电路一部分一部分做,里面的PLL只有低通滤波器部分没有给出具体电路。单个电路似乎都没有问题,连起来仿真总是不能锁定。问题 1、基本理论没有掌握2、滤波器瞎弄了一个:)所以还是要从基础做起。先把现有的贴出来:pllmml003.tar (cadence+chrt018工艺)
 楼主| 发表于 2010-10-14 15:17:34 | 显示全部楼层
本帖最后由 mustangyhz 于 2010-11-30 09:51 编辑

欢迎志同道合的菜鸟将自己的经历记录在这里,更期待高手将自己成功的经历在这里分享!
发表于 2010-10-14 17:00:03 | 显示全部楼层
你还不如直接把每个模块以及top抓图贴到这边,这样大家看来方便。
不然还要自己导入到cadence里面,很麻烦的。
发表于 2010-10-14 23:32:17 | 显示全部楼层
thanks for sharing your experence
发表于 2010-10-14 23:41:34 | 显示全部楼层
这方面我也刚开始接触,希望楼主能够继续分享经验。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 18:57 , Processed in 0.036427 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表