axi总线读写通道插入一级寄存器模块verilog源码，已验证，原创噢！

liaowen · 发表于 2014-1-12 19:07:31

我喜欢源代码哈哈哈哈哈

Betray003 · 发表于 2014-1-14 18:49:44

thank you for share it

zylin614 · 发表于 2014-1-21 16:23:41

謝謝分享

daisyniu · 发表于 2014-1-22 10:21:36

多谢分享，正在研究axi总线协议

inyasha · 发表于 2014-2-11 16:11:43

谢谢分享，正好需要

李永超 · 发表于 2014-3-7 11:16:15

有SI还有MI，好好看哈

李永超 · 发表于 2014-3-7 11:18:01

测试的完整工程能不能传上来看下，谢谢

杰克剪刀 · 发表于 2014-4-18 02:37:46

感谢楼主分享！

richardxingxing · 发表于 2014-4-18 09:47:11

非常感谢分享，赞原创

杰克剪刀 · 发表于 2014-4-18 11:28:23

厉害感谢楼主！

[原创] axi总线读写通道插入一级寄存器模块verilog源码，已验证，原创噢！