在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhanghi

[原创] axi总线读写通道插入一级寄存器模块verilog源码,已验证,原创噢!

[复制链接]
发表于 2015-5-24 15:11:40 | 显示全部楼层
how to download
发表于 2015-5-24 15:24:48 | 显示全部楼层
how it will download
发表于 2015-6-9 22:39:50 | 显示全部楼层
回复 1# zhanghi


   我也顶一下!
发表于 2015-8-15 15:37:42 | 显示全部楼层
一级寄存器。如果外挂mig怎么做?谢谢大侠
发表于 2015-8-19 22:42:15 | 显示全部楼层
回复 1# zhanghi


    谢谢分享,学习了
发表于 2015-9-11 14:33:20 | 显示全部楼层
谢谢。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
发表于 2015-9-22 04:16:53 | 显示全部楼层
thnx!
发表于 2015-12-17 15:27:01 | 显示全部楼层
多谢楼主分享,好东西
发表于 2016-1-8 23:46:02 | 显示全部楼层
谢谢楼主分享!
发表于 2016-1-23 22:47:47 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 00:21 , Processed in 0.029320 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表