设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › axi总线读写通道插入一级寄存器模块verilog源码，已验证 ...

1 ... 7 8 9 10 11 121314 15 / 15 页下一页

发新帖

楼主: zhanghi

[原创] axi总线读写通道插入一级寄存器模块verilog源码，已验证，原创噢！

发表于 2016-5-5 15:08:58 | 显示全部楼层

顶！谢谢分享

回复支持反对

发表于 2016-5-5 16:56:56 | 显示全部楼层

这个真不用自己写。 XILINX 官网一堆

回复支持反对

发表于 2016-6-23 17:01:55 | 显示全部楼层

谢谢楼主！~

回复支持反对

发表于 2016-8-15 09:21:57 | 显示全部楼层

支持一下，谢谢了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-9-13 21:16:12 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-9-14 16:18:01 | 显示全部楼层

thnx!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-10-9 15:36:08 | 显示全部楼层

赞~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-10-10 11:01:28 | 显示全部楼层

Thank you.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-10-25 16:13:49 | 显示全部楼层

下来学习学习。。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-3-2 11:15:51 | 显示全部楼层

谢谢了

回复支持反对

1 ... 7 8 9 10 11 121314 15 / 15 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-28 23:01 , Processed in 0.027632 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表