axi总线读写通道插入一级寄存器模块verilog源码，已验证，原创噢！

chuxixiao123 · 发表于 2014-4-24 09:35:33

多谢，正在看

在路上。。。 · 发表于 2014-5-3 17:42:37

下了看看吧

x0Dh · 发表于 2014-7-9 05:44:50

Coolly... just I study at present. Thanks.

legend198908 · 发表于 2014-7-26 09:54:12

大神，为什么我调用axi_stream的ip核时，照着时序写的，但是map的时候会出问题？

gs2198 · 发表于 2014-8-22 08:28:45

fgeargerg45rh

河源皮 · 发表于 2014-8-24 14:26:44

谢谢看看

小鱼有水 · 发表于 2014-9-2 14:03:51

学习。。。。。。。。。。。。。。

jjwjiangwei · 发表于 2014-10-12 18:49:01

回复 1# zhanghi

这么多年还能保持资源可下载，难得。已下载，看看。

yopong · 发表于 2014-10-16 11:47:49

very good

foxfoxes · 发表于 2014-10-16 12:26:12

谢谢分享~~~

[原创] axi总线读写通道插入一级寄存器模块verilog源码，已验证，原创噢！