在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhanghi

[原创] axi总线读写通道插入一级寄存器模块verilog源码,已验证,原创噢!

[复制链接]
发表于 2013-4-18 06:00:59 | 显示全部楼层
支持一个
发表于 2013-4-18 09:15:44 | 显示全部楼层
就是用了个预读fifo寄存了下
发表于 2013-4-24 21:17:44 | 显示全部楼层
ddddddddggggggggjhjhjhjhjhjhjhjhjh
发表于 2013-5-29 15:22:30 | 显示全部楼层
great stuff, thanks for sharing!
发表于 2013-6-21 12:17:09 | 显示全部楼层
谢谢分享
发表于 2013-6-25 10:25:30 | 显示全部楼层
支持原创。
发表于 2013-8-27 21:30:00 | 显示全部楼层
good,3x
发表于 2013-8-28 13:23:16 | 显示全部楼层
顶一下,谢谢分享!!
发表于 2013-9-13 10:41:41 | 显示全部楼层
haodehudeya
发表于 2013-9-21 19:14:35 | 显示全部楼层
谢谢!非常需要!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 02:35 , Processed in 0.021331 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表