always结构里面的Count0_out[怎么自动变成敏感变量啊

wufpga

always @(Result_en)
begin
if (Result_en == 1)
    Result <= Count0_out[15:0];
else
   Result <= Count0_out[31:16];
end

这样的话，Count0_out一有更新Result 就跟着变化。但是我也没有把Count0_out作为敏感变量，
实际上我希望result_en跳变一次（上升或者下降沿），result变化一次。

附：其他地方的always都是用的上升沿出发，敢问这会有影响嘛。

MOSFET

为什么要这么写？

心海的一滴泪

这个写的是啥啊?在时序电路中推荐非阻塞,组合逻辑为阻塞

wufpga

改成阻塞式的，结果还是一样啊

always @(Result_en)
begin
if (Result_en == 1)
    Result = Count0_out[15:0];
else
   Result = Count0_out[31:16];
end

Count0_out一有更新Result 就跟着变化。

附：其他地方的always都是用的上升沿出发，敢问这会有影响嘛

wufpga

解决不了，自己顶一下

gaurson

Count0_out一有更新Result 就跟着变化。
这句话怎么解释？
你可以按照组合逻辑的写法，把两个输入都放到always里面

wufpga

是想对Count0_out进行采样保持。不希望result变的太快

litaoney

楼主是不是这个意思？见下面的代码。
always @(Result_en,Count0_out)
begin
if (Result_en == 1)
    Result = Count0_out[15:0];
else
   Result = Count0_out[31:16];
end

心海的一滴泪

想采样保持的话，就得用时序电路了，你现在写的是组合逻辑是瞬时变化的，改成时序电路就OK了
always @ (posedge clk or negedge rst_n)
  if (!rst_n)
   Result <= 16'h0;
   else if (Result_en)
      Result <= Count0_out[15:0];
     else
        Result <= Count0_out[31:16];

wufpga

Count0_out变化的频率比较高，基本上和clk差不多。
这样的clk作为敏感变量的话，使得result的变化频率和clk一样，就起不到采样保持的作用了。

在result_en高电平时候，result还在不断变化